マイクロ命令デコーダの英語

マイクロコンピュータ（１Ａ）は、命令デコーダ（２４）による命令の解読結果に従って命令を実行するＣＰＵ（２）を有する。例文帳に追加

The microcomputer 1A has a CPU 2 which executes instructions according to the decoding results of the instruction by an instruction decode 24. - 特許庁

シリアル用命令デコーダ１１はシリアルインターフェース６からコマンドの命令コードを受け取り、シリアル用マイクロコード１２を実行ユニット５に出力する。例文帳に追加

The serial instruction decoder 11 receives the instruction code of the command from the serial interface 6, and outputs a serial micro-code 12 to the executing unit 5. - 特許庁

命令デコーダは、アドレシングモードが付加されアドレス値の計算が必要となる命令語の場合には上記アドレス計算のみを行うマイクロコードを開始アドレスＲＯＭ４によって直接指定し、そうでない場合には命令語の本処理を実行するマイクロコードを開始アドレスＲＯＭ８によって指定する。例文帳に追加

In the case of an instruction word added with an addressing mode and requiring the calculation of the address value, an instruction decoder directly designate a microcode executing only the address calculation, but when it is not such an instruction, the instruction decoder designates the micro-code executing the main processing of the instruction word by a starting address ROM 8. - 特許庁

マイクロコントローラ６０はReed-Solomonデコーダ４４におけるパケットエラー率を監視し、チャネルイコライザ３４に命令してパケットエラー率を低減するように係数ステップサイズを調整する。例文帳に追加

A microcontroller 60 monitors packet error rate in the decoder 44 and instructs the equalizer 34 to adjust the coefficient step size, so as to reduce the packet error rate. - 特許庁

フラッシュメモリ内蔵マイクロコンピュータ３０には、ＣＰＵ１、フラッシュメモリ２、メモリ（ＲＡＭ）３、Ｉ／Ｏ４、アドレスデコーダ５、命令サイクル検出部６、カウンタ７、レジスタ８、及び比較器９が設けられる。例文帳に追加

A microcomputer 30 containing a flash memory includes: the CPU 1; the flash memory 2; the memory (RAM)3; an I/O 4; an address decoder 5; an instruction cycle detecting part 6; a counter 7; a register 8 and a comparator 9. - 特許庁

インストラクションデコーダ８の全部又は一部をフラッシュメモリ８ｂとした為、評価用チップでプログラム評価を行う場合、マイクロコンピュータの仕様の変更、追加に伴い、周辺回路の変更、追加を必要とする場合であっても、フラッシュメモリ８ｂの内容を書き換えるだけで命令コードを容易に変更できる。例文帳に追加

Since the whole or a part of an instruction decoder 8 is composed of a flash memory 8b, an instruction code is easily changed only by rewriting the contents of the memory 8b even in the case of requiring the change and addition of a peripheral circuit with the change and addition of the specification of a microcomputer in the case of executing program evaluation by the evaluation chip. - 特許庁

バッテリパックの通信装置は、バッテリパック１が備える蓄電素子３と、当該蓄電素子３の情報を記憶するメモリ素子６と、当該蓄電素子３の電圧や電流や温度を検出する監視回路５と、当該監視回路５の検出値より前記蓄電素子３の残量を演算するマイクロプロセッサ４と、命令コードをデータ変換するデコーダ７とを有している。例文帳に追加

A communication device of battery pack includes condensing elements 3 provided at a battery pack 1, memory elements 6 for storing information of the condensing elements 3, a monitoring circuit 5 for detecting voltage, current or temperature of the condensing elements 3, a microcomputer 4 for calculating remainder of condensing elements 3 from detected value of the monitoring circuit 5, and a decoder 7 for converting command code to data. - 特許庁