ライトアロケートの英語

キャッシュメモリは、ライトアロケート方式と非ライトアロケート方式のうちアロケート制御信号で指定される一方に従って、各々のストアリクエストを処理する。例文帳に追加

The cache memory processes each store request, according to one of the write allocation system and the non-write allocation system assigned by the allocation control signal. - 特許庁

ベクトルプロセッサ用のライトバック方式のキャッシュメモリにおいて、ライトアロケート方式と非ライトアロケート方式とを動的に切り替えること。例文帳に追加

To dynamically carry out switching between a write allocation system and a non-write allocation system, in a cache memory of a write back system for a vector processor. - 特許庁

ベクトル計算機システムは、複数のストアリクエストを含むベクトルストア命令を発行するベクトルプロセッサと、ベクトルプロセッサとメインメモリとの間に設けられたライトバック方式のキャッシュメモリと、そのキャッシュメモリがライトアロケート方式で動作するか非ライトアロケート方式で動作するかを指定するアロケート制御信号を生成するライトアロケート決定部と、を備える。例文帳に追加

This vector computer system is provided with the vector processor issuing a vector store command including a plurality of store requests, the cache memory of the write back system provided between the vector processor and a main memory, and a write allocation determining part for generating an allocation control signal of assigning which of the write allocation system or the non-write allocation system the cache memory is operated by. - 特許庁

本発明は、ライトアロケート方式のストア命令における無駄なデータ転送をなくしたキャッシュメモリシステムを提供することを目的とする。例文帳に追加

To provide a cache memory system preventing wasteful data transfer originating from a store instruction of a write allocation system. - 特許庁

ライトアロケート方式のキャッシュメモリを採用するデータ処理システムにおいて、キャッシュミス時の無駄なメモリリードを防ぎ、データ処理を高速に行う。例文帳に追加

To perform data processing at a high speed by preventing useless memory read in the case of a cache error in a data processing system that adopts a write allocation type cache memory. - 特許庁

ベクトルプロセッサがベクトルストア命令を発行した時、ライトアロケート決定部は、複数のストアリクエストの対象アドレスのパターンである書き込みパターンに基づいてアロケート制御信号を生成する。例文帳に追加

The write allocation determining part generates the allocation control signal, based on a write-in pattern that is a pattern of objective addresses of the plurality of store requests, when the vector processor issues the vector store command. - 特許庁