ライトスルーの英語

マルチプロセッサ・システムにおいてライトスルー・ストア・オペレーションでキャッシュ・コヒーレンシを維持するための方法およびシステム例文帳に追加

METHOD AND SYSTEM FOR MAINTAINING CACHE COHERENCY FOR WRITE-THROUGH-STORE OPERATION IN MULTIPROCESSOR SYSTEM - 特許庁

回路規模を殆ど増加することなく、ライトスルー動作時に正しい書き込みデータを出力することができるＳＲＡＭを提供する。例文帳に追加

To provide an SRAM which outputs correct write data at write through operation, with little increase of a circuit scale. - 特許庁

ライトバック方式とライトスルー方式との切り替えを行うことなく、特定のデータについてはデータの一貫性を保つことのできるデータ処理装置を提供する。例文帳に追加

To provide a data processing apparatus capable of maintaining consistency of data about specific data without switching a write-back method to/from write-through system. - 特許庁

ライトスルーでのデータ書き込みに際し、ミラーリングモードのストライプの空き領域を探し（Ｓ２）、その空き領域にミラーリングモードでデータを書き込む（Ｓ３）。例文帳に追加

When writing data by write-through processing, a vacant field in a stripe of a mirroring mode is retrieved (S2), and data are written in the vacant filed by means of the mirroring mode (S3). - 特許庁

キャッシュメモリ回路におけるリフィルに伴う読み込み動作、及び、ライトバック又はライトスルーに伴う書き込み動作によるペナルティーを抑えてシステム性能を向上させた半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit capable of improving system performance by suppressing penalty due to reading operation accompanying with refill in a cache memory circuit and writing operation accompanying with write-back or write-through. - 特許庁

キャッシュメモリをライトスルー方式で動作させると共に、キャッシュミス発生時の動作を、キャッシュメモリに対応するデータが無い場合か、データがあってもエラーが発生している場合に行なうようにする。例文帳に追加

A cache memory is operated by a write-through mode, and operation at the time of occurrence of a cache mistake is performed when no data corresponding to the cache memory exists or when error is occurring even if the data exists. - 特許庁

したがって、ライトスルー方式への切り替えを行うことなく、特定のデータについてはキャッシュメモリ２３及び主記憶ＲＡＭ２１の両方に同一のデータが記憶されるようにすることができる。例文帳に追加

Therefore, it is possible to store the same data in both a cache memory 23 and a main storage RAM 21 about the specific data without switching the write-back method to the write-through method. - 特許庁

現用系および予備系の冗長構成にて、両系のメモリデータの同一性を確保するメモリデータ転送装置において、ライトバック方式でありながらライトスルー方式と同等の信頼性を確保できるようにする。例文帳に追加

To secure reliability equal to that of a write-through type one in a write-back type memory data transfer device having a redundant configuration of an active system and a standby system and ensuring equality of memory data between the both systems. - 特許庁