並列データ線の英語

負荷回路１０５はデータ線ＤＬに直列接続された直列抵抗ＲＬと並列容量ＣＬを有する。例文帳に追加

The load circuit 105 has a series resistor RL and a parallel capacitor CL connected to the data line DL in series. - 特許庁

ビット線電圧を書き込みデータに応じて変えて多値並列書き込みを行う場合に、書き込み時間を短縮する。例文帳に追加

To reduce the write time when the bit line voltage is changed according to write data to execute the multivalued parallel write. - 特許庁

配線基板に搭載されたデータ処理デバイスとこれによって並列アクセスされる複数個のメモリデバイスとを有する。例文帳に追加

This semiconductor device has a data processing device mounted on a wiring board and a plurality of memory devices which are accessed in parallel by the data processing device. - 特許庁

レジスタ７０により、送受信回路から時系列で入力されるエコーデータを遅延させ、音線上で隣接する２つのサンプリング点のデータを同時にデータ並列化回路２６から出力する。例文帳に追加

The echo data inputted from a sending and receiving circuit in time series are delayed by a register 70, and the data of two sampling points adjacent to each other on sound ray are simultaneously outputted from a data parallelization circuit 26. - 特許庁

一定重みの並列符号化によれば、並列符号化済みデータ・ライン中、および信号線に対する高電位および低電位のドライバ回路中で定電流が維持される。例文帳に追加

According to the parallel encoding of the constant weight, a constant current is maintained in a parallel encoded data line and in a high potential and low potential driver circuit for a signal wire. - 特許庁

移動局が同一内容のデータを複数の無線基地局に並列に送信可能な無線通信システムにおいて、データの転送を停止させる無線基地局を適切に選択できるようにする。例文帳に追加

To appropriately select a radio base station to stop transfer of data therefrom in a radio communication system where a mobile station is capable of transmitting data of the same contents to a plurality of radio base stations in parallel. - 特許庁

本並列データ信号の位相整合回路は、送信部１０から信号線３０_1〜３０_Nを介して受信部２０に並列伝送される各データ信号に対して、クロック信号Ｃよりも周波数の低い同期信号Ｓを重畳し、受信部２０に到達した各データ信号に含まれる同期信号に基づいて各々のデータ信号の相対的な位相関係を調整する。例文帳に追加

The phase matching circuit of the parallel data signals superposes synchronizing signals S lower in frequency than clock signals C on data signals which are parallel-transmitted from a transmission unit 10 to a receiving unit 20 through the intermediary of signal lines 30_1 to 30_N and adjusts the relative phase relation among the data signals on the basis of the synchronizing signals contained in the data signals which reach to the receiving unit 20. - 特許庁

複数個のメモリモジュールを並列させたメモリシステムでは各メモリモジュールのモジュールデータ配線が一連に接続され、個々のモジュールデータ配線は、メモリシステムのマザーボード上のデータバスに対する分岐配線を構成しない。例文帳に追加

In a memory system wherein plural pieces of memory modules are arranged in parallel, the module data wiring of each memory module are connected in series, and individual module data wiring do not form branch wiring to the data bus on a mother board of the memory system. - 特許庁