中間のゲート電圧の英語

スイッチング回路５のゲート電極には中間電圧ＭＶＤＤが入力されており、中間電圧ＭＶＤＤに応じて低電圧ＬＶＤＤがＯＮ／ＯＦＦ制御される。例文帳に追加

The intermediate voltage MVDD is input to a gate electrode of the switching circuit 5, whereby the low voltage LVDD is controlled to be ON/OFF in accordance with the intermediate voltage MVDD. - 特許庁

構造の閾値電圧及びフラットバンド電圧を安定化させることができる、Ｓｉ含有ゲート電極と高ｋゲート誘電体との間の中間層を含む相補型金属酸化物半導体（ＣＭＯＳ）構造例文帳に追加

To provide a complementary metal-oxide semiconductor (CMOS) structure including an intermediate layer between a Si-containing gate electrode and a high-k gate dielectric, so that a threshold voltage and a flat-band voltage of the structure are stabilized. - 特許庁

非選択状態のゲート線ＧＬは、ＴＦＴ素子１６，１８を十分ターンオフ可能な低電圧に設定され、非選択状態のゲート線ＧＬ♯は、データ線ＤＬ上を伝達される最高電圧および最低電圧の中間電圧に設定される。例文帳に追加

The gate line GL in an unselected state is set to a low voltage with which the TFT elements 16 and 18 can sufficiently be turned off and the gate line GL# in the unselected state is set to an intermediate voltage between the highest voltage and the lowest voltage which are applied through the data line DL. - 特許庁

画素回路への映像信号電圧の入力と駆動トランジスタの移動度補正を実行させるため、信号線電圧が中間電圧とされている際にサンプリングトランジスタを制御して、駆動トランジスタのゲート電圧が、中間電圧に達しないレベルにまで上昇させる（ＬＴ４）。例文帳に追加

In order to input an image signal voltage to a pixel circuit and execute mobility correction of a drive transistor, while the voltage on signal line is at an intermediate voltage, sampling transistor is controlled to raise the gate voltage of the drive transistor to a level lower than the intermediate voltage (LT4). - 特許庁

液晶表示装置１０のゲートドライバ２８は、ゲート信号を基準電圧Ｖ０から中間電圧ＶDDに一旦上昇させた後、書き込み電圧Ｖghに上昇させることによって、なまりを小さくすることができ、書き込み不足が生じない。例文帳に追加

A gate driver 28 of a liquid crystal display device 10 temporarily boosts gate signals to an intermediate voltage VDD from a reference voltage VO and then, boosts the voltage VDD to a writing voltage Vgh so that the size of the residual is made small and no writing shortage is generated. - 特許庁

このクロックパルスＣＫＰをノーマルモード時に電源電圧Ｖｃｃと接地電圧ＧＮＤとの中間レベルの電圧が印加されるトランジスタのゲート端子に印加することによってストレス印加テストを行う。例文帳に追加

The clock pulse CKP is applied to a gate terminal of a transistor to which the voltage of the intermediate level between power source voltage Vcc and ground voltage GND is applied in normal mode, thereby performing the stress-applied test. - 特許庁

各コネクタ部静電容量９，２３と各分圧用静電容量１１，２５との接続中間点にそれぞれＭＯＳトランジスタ１３，２７のゲートを接続し、回路全体の両端に直流電源７からの電圧を印加して、各ＭＯＳトランジスタ１３，２７にゲート電圧を印加する。例文帳に追加

At the midpoint between each static capacitance 9, 23 and each shunt capacitance 11, 25, the gates of MOS TRs 13, 27 are connected, voltage of the DC source 7 is impressed to each end of the whole circuit, and gate voltages are impressed to each MOS TR. - 特許庁

高圧出力ＤＯＵＴをＬｏに遷移させる過程において、Ｎ型トランジスタＨＶＮ１のゲート電位を一旦、ＶＤＤとＧＮＤの中間状態に置き、Ｎ型トランジスタＨＶＮ１のドレイン−ソース電圧を下げた後、ゲート電圧をＶＤＤに上昇させる。例文帳に追加

In a process of making the high-voltage output DOUT transit to Lo, gate potential of the N-type transistor HVN1 is once placed in an intermediate state between VDD and GND; and after reducing the drain-source voltage of the N-type transistor HVN1, gate voltage is raised to VDD. - 特許庁