位相/周波数検出器の英語

可能な限り高い周波数でしかもノイズ発生が少ない動作を実行できる差動アーキテクチャを有する位相周波数検出器を提供すること。例文帳に追加

To provide a phase and frequency detector having a differential architecture so that its operation can be performed at the highest possible frequency and with low noise generation. - 特許庁

位相周波数検出器１２は、クロック信号と、ＰＬＬ１０の出力信号から得られる比較信号との周波数差、位相差を検出し、それぞれ第一と第二の電荷ポンプに送る。例文帳に追加

The phase frequency detector 12 detects a frequency difference and a phase difference between a clock signal and a comparison signal derived from an output signal of the PLL 10, communicates them respectively to the first and second charge pumps. - 特許庁

完全差動位相周波数検出器は差動ANDゲート演算を実現するのに多機能差動論理ゲートを用い、完全差動Dフリップフロップを提供する。例文帳に追加

A fully differential phase and frequency detector utilizes a multi-function differential logic gate to implement a differential AND gate operation and provides a fully differential D-flip-flop. - 特許庁

可変遅延器２５が電圧制御発振器２１の後段に設けられ、可変遅延器２５の出力は、ＰＬＬ回路１０の出力とされるとともに、Ｎ分周器２９等を介して位相周波数検出器１６へフィードバック信号として送られる。例文帳に追加

A variable delay device 25 is provided to a post-stage of a voltage-controlled oscillator 21, an output of the variable delay device 25 is used for an output of the PLL circuit 10, and fed to a phase frequency detector 16 as a feedback signal via a 1/N frequency divider 29 or the like. - 特許庁

ＰＬＬ１０内の周波数位相補正システムは、位相周波数検出器１２、第一の電流と電圧を発生する第一と第二の電荷ポンプ、電圧−電流（Ｖ２Ｉ）変換器、電流加算器１６、電流制御発振器（ＣＣＯ）１８を含む。例文帳に追加

A system for frequency and phase correction in a PLL 10 includes a phase frequency detector 12, first and second charge pumps respectively generating a first current and a voltage, a voltage-to-current (V21) converter, a current summer 16, and a current-controlled oscillator (CCO) 18. - 特許庁

位相周波数検出器１２２のＵＰおよびＤＯＷＮ信号１２４、１２６のパルス幅を特定の間隔で監視し、標準パルス幅持続時間と比較して、これらのＵＰおよびＤＯＷＮ信号１２４、１２６の偏差誤差を判別する。例文帳に追加

The pulse width of UP and DOWN signals 124 and 126 of a Phase Frequency Detector (PFD) 122 are monitored at particular intervals to determine the deviation error of these UP and DOWN signals 124, 126, as compared to typical or nominal pulse-width durations. - 特許庁

位相ロックループ利得パラメータ、特に電圧制御発振器１３４の利得およびチャージポンプ電流に変化があると、位相周波数検出器１２２の出力に著しい影響が出て、スペクトル拡散プロファイルに沿って周波数が変化するときにＵＰおよびＤＯＷＮ信号１２４、１２６の幅が変動する。例文帳に追加

Changes in the PLL gain parameters, especially voltage controlled oscillator 134 gain and charge pump current, have a significant effect on the PFD 122 outputs, such that the width of the UP and DOWN signals 124, 126 vary as the frequency changes along the spread spectrum profile. - 特許庁

位相−周波数検出器１２からの位相差信号は、チャージ・ポンプ２４及び３０、抵抗性の比例ループ・フィルタ２６及び容量性の積分ループ・フィルタ３２、バイアス発生器２８及び３４を介して、加算器４０で加算され、ＶＣＯ１４，分周器１６を介して検出器１２にフィードバックされる。例文帳に追加

In a method for mitigating single event effects, a phase difference signal from a phase-frequency detector 12 is added by an adder 40 through charge pumps 24 and 30, a resistive proportion loop filter 26, a capacitive integration loop filter 32 and bias generators 28 and 34 and fed back to the detector 12 through a VCO 14 and a frequency divider 16. - 特許庁