判乃の英語

判別器２１_i（ｉ＝１乃至ｎ）は、入力されるベクトルｘを判別関数ｆ_i（ｘ）に代入して、スカラー値ｙ_iを出力する。例文帳に追加

A discrimination unit 21_i(i=1 to n) substitutes an input vector x in a discrimination function f_i(x), and outputs a scalar value y_i. - 特許庁

物体判別手段は、この距離に基づいて注目画素が物体を表す画素か否かを判別する（ステップＡ５乃至Ａ９）。例文帳に追加

Based upon the distance, an object discriminating means discriminates whether or not the concerned pixels represent the object (steps A5-A9). - 特許庁

走行している車両を減速乃至停止させる為のサービスブレーキの作動状況を判定する為の判定手段を備える。例文帳に追加

This toroidal continuously variable transmission includes a determination means for determining the operation state of a service brake for decelerating or stopping the traveling vehicle. - 特許庁

半導体記憶装置２０には、メモリセルアレイ１ａ乃至メモリセルアレイ１ｍ、メモリセル置き換え判定回路２ａ乃至メモリセル置き換え判定回路２ｍ、ヒューズ情報保持回路３ａ乃至ヒューズ情報保持回路３ｍ、ヒューズ情報保持制御回路４ａ乃至ヒューズ情報保持制御回路４ｍ、及びリフレッシュ制御回路５が設けられている。例文帳に追加

A semiconductor storage device 20 includes memory cell arrays 1a to 1m, memory cell replacement judging circuits 2a to 2m, fuse information holding circuits 3a to 3m, fuse information holding control circuits 4a to 4m, and a refresh control circuit 5. - 特許庁

半導体装置１０には、ＡＤＣ１、判定回路２、チャネル選択回路３、テスト信号発生回路４、スイッチＳＷ１乃至ＳＷｎ、スイッチＳＷｎ＋１乃至ＳＷｎ＋ｍ、入力端子Ｐｉｎ１乃至Ｐｉｎｎ、出力端子Ｐｏｕｔが設けられている。例文帳に追加

The semiconductor device 10 comprises the ADC 1, the determination circuit 2; the channel selection circuit 3, the test signal generator circuit 4, switches SW1 to SWn, switches SWn+1 to SWn+m, input terminals Pin1 to Pinn; and the output terminal Pout. - 特許庁

異なった経路を経由して転送されてきた転送情報（ａ乃至ｃ）を共通のリソースを使用して転送できるか判断し、当該転送情報（ａ乃至ｃ）を転送先（６０ａ乃至６０ｃ）に転送することができる通信システム、中継転送サーバ及び通信方法を提供する。例文帳に追加

To provide a communication system which can send transfer information (a to c) transferred via different routes to transfer destinations (60a to 60c) by judging whether the transfer information (a to c) transferred via the different route can be transferred by using a common resource or not, and to provide a repeating transfer server and a method for communicating. - 特許庁

そして、第０列乃至第４列の連想メモリセル群が記憶する比較データと、検査データとが一致するか否かをそれぞれ示す第０乃至第４の一致判定信号候補である信号ＱＺ０〜ＱＺ４を出力する。例文帳に追加

Then, the output part outputs signals QZ0 to QZ4 which are 0th to 4th match judging signal candidates showing, respectively, whether or not comparison data stored in the 0th to 4th associative memory cell groups match with inspection data. - 特許庁

Ｎシンボルシンボル遅延回路３１−１乃至３１−５は、受信信号を、Ｎシンボル分遅延して、データ判定回路３４−１乃至３４−５に出力する。例文帳に追加

The circuits 31-1 to 31-5 delay the received signal for the portion of N symbols and output it to data deciding circuits 34-1 to 34-5. - 特許庁