割り込みラインの設定の英語

パイプライン制御部３００は、割り込み命令の第１の命令実行ステージの終了時に、パイプラインレジスタ１（６０）にベクタアドレスが設定され、パイプラインレジスタ２（７０）にスタックポインタ５０の値が設定され、パイプラインレジスタ３（８０）に所定の定数値が設定されるように制御する。例文帳に追加

At the end of the first instruction execution stage of the interrupt instruction, the pipeline control part 300 provides the control of setting the vector address in a first pipeline register (60), setting the value of a stack pointer 50 in a second pipeline register (70) and setting a predetermined constant value in a third pipeline register (80). - 特許庁

この発明の割り込み処理方法は、遅延スロットを持つ遅延命令をパイプライン処理するＣＰＵにおいて、命令を解読する命令デコーダ１と、命令によって設定の可能なフラグレジスタ２と、を有し、フラグレジスタ２の状態により、遅延命令の直後の割り込みを有効または無効に切り替える。例文帳に追加

The interruption processing method has an instruction decoder 1 which decodes instructions and a flag register 2 which can be set by the instructions in the CPU which performs pipeline processing to a delay instruction with the delay slot and switches the interruption just after the delay instruction to valid or invalid by a state of the flag register 2. - 特許庁

判定条件設定回路１４は、製品機能に影響を及ぼすライン同期エラーを判定するための判定条件を設定するとともに、ラインエラーカウンタ１２からの同期エラーやラインエラー画素カウンタ１３からのエラー画素と判定条件とを参照してライン同期エラーの判定を行い、判定結果をエラー発生回路１５に出力して同期エラー割り込みを発生させる。例文帳に追加

The determination condition setting circuit 14 sets a determination condition for determining a line synchronization error that affects a product function, determines a line synchronization error with reference to a synchronization error from the line error counter 12, and a line error pixel and a determination condition from the line error pixel counter 13, and outputs a determination result to the error generation circuit 15 to generate synchronization error interruption. - 特許庁