| 意味 | 例文 (24件) |
合計遅延時間の英語
追加できません
(登録数上限)
単語を追加
英訳・英語 total delay
「合計遅延時間」の部分一致の例文検索結果
該当件数 : 24件
電気的に接続された部品の時間遅延の合計が、このプログラム可能時間遅延装置の全時間遅延である。例文帳に追加
The sum of the time delays of the electrically coupled components is the total time delay of the programmable time delay apparatus. - 特許庁
データの伝送遅延時間と復号処理などに要する処理遅延時間を含む合計の遅延時間の最大見積もり値をdelayMaxとする。例文帳に追加
A maximum estimation value of the total delay time including the transmission delay time of data and a processing delay time needed for decoding processing, etc., is defined as delayMax. - 特許庁
また、受信装置２も、受信装置２内部のデジタル処理によるデジタルデータの遅延時間を記憶しており、送信装置１から送信された遅延情報が示す遅延時間と、受信装置２で記憶した遅延時間とを合計した遅延時間を示す遅延情報を作成する。例文帳に追加
The reception device 2 stores the delay time of digital data due to digital processing in the device 2 itself and generates delay information showing a delay time resulting from totalizing the delay time shown by the delay information transmitted from the transmission device 1 and the delay time stored in the reception device 2. - 特許庁
初段の遅延素子２１に入力されたパルス信号は、遅延素子の合計遅延時間だけ遅延されて、最終段の遅延素子２ｎから出力される。例文帳に追加
The pulse signal input into the delay element 21 in the first stage is delayed by total delay time of the delay elements to be output from the final stage delay element 2n. - 特許庁
プログラマブル遅延回路と遅延回路を直列接続してプログラマブル遅延回路にクロックを入力し、この２つ遅延回路の合計遅延時間が一定になるように前記プログラマブル遅延回路の遅延時間を制御すると共に、このプログラマブル遅延回路の出力を複数のプログラマブル遅延回路に入力するようにした。例文帳に追加
The programmable delay circuit is series-connected to a delay circuit to input clocks into the programmable delay circuit, a delay time of the programmable delay circuit is controlled so as to provide a constant total delay time of the two delay circuits, and also an output of the programmable delay circuit is inputted into a plurality of programmable delay circuits. - 特許庁
遅延器４の遅延時間は、デジタル処理回路３と遅延器４の合計遅延時間がクロックのジッタの周期と等しくなるように調整してある。例文帳に追加
A delay time of a delay apparatus 4 is adjusted so as that a total delay time of a digital processing circuit 3 and the delay apparatus 4 is equal to a period of the jitter of the clock. - 特許庁
遅延量算出部４０は、トリガ信号生成時からエラー検出部３３でエラー検出されるまでの時間から、送信遅延量と受信遅延量の合計を差し引いて、測定対象１の遅延量を求める。例文帳に追加
A delay calculation section 40 determines the amount of delay of the measuring object 1 by subtracting the sum of the transmission delay amount and the reception delay amount from the time from generation of the trigger signal till the error detection in the error detection section 33. - 特許庁
-
履歴機能
過去に調べた
単語を確認! -
語彙力診断
診断回数が
増える! -
マイ単語帳
便利な
学習機能付き! -
マイ例文帳
文章で
単語を理解! -
「合計遅延時間」の部分一致の例文検索結果
該当件数 : 24件
また、テストの際、テスト用遅延制御回路９は、合計遅延時間を一定にしたまま、テスト用遅延時間の一方を増加させ他方を減少させてゆく。例文帳に追加
On the occasion of testing, besides, the delay control circuit 9 for testing increases the delay time for testing for one side and decreases it for the other, while the total delay time is left fixed. - 特許庁
従来のように載置台１が停止した時の残振動を許容値まで下げるための遅延時間を設けると、遅延時間の合計時間が長くなってスループットが低下する。例文帳に追加
To solve the problem that a throughput is lowered by the lengthy total time of a delay time when the delay time for lowering residual vibration at the stop time of a placing base 1 like a prior art to an allowed value is set. - 特許庁
そして、前段内部回路１と後段内部回路２での合計遅延時間が見積もられ、その結果を反映した遅延時間制御信号Ｖpin を通して遅延時間制御回路４から出力される内部電源電位Ｖintが調整される。例文帳に追加
And a total delay time is estimated in a preceding stage internal circuit 1 and a post stage internal circuit 2, and an internal power source potential Vint outputted from the delay time control circuit 4 through a delay time control signal Vpin to which the result is fedback is adjusted. - 特許庁
そして、切替信号ＰＳＳのビデオインターフェース回路２への入力を強制遅延させる遅延回路９を設け、該遅延回路９による強制遅延時間τ２を、ビデオインターフェース回路２の固有認識遅延時間τ１との合計に由来した被合成映像領域ピクセル４１の取り込み欠落数が一定となるように調整する。例文帳に追加
A delay circuit 2, forcibly delaying the input of the switch signal PSS into the video interface circuit 2, is provided to adjust a forced delay time τ2 set by the delay circuit 9, to stabilize the number of missing pixels 41 to be fetched into a composited image area derived from the sum total of the time τ2 and the inherent recognition delay time τ1 of the video interface circuit 2. - 特許庁
遅延装置１３Ｓでエンコーダ１２ａと１２ｂの処理時間差及び受信機２００のデコーダ２２ａと２２ｂの処理時間差の合計だけ遅延されて出力Ｓ_T2'として出力される。例文帳に追加
At a delay device 13S, the output ST2 is outputted as ST2' with delay of the sum of processing-time differences between the encoder 12a, 12b and between a decoder 22a, 22b in a receiver 200. - 特許庁
ネットワークを介した符号化信号送受信システムにおいて、信号取り込みから出力までの合計の遅延時間を短縮する。例文帳に追加
To shorten the total delay time from acquisition of a signal to output thereof in an encoded signal transmission/reception system via a network. - 特許庁
このときの遅延時間は情報の最大処理時間、すなわち押鍵開始時刻から打弦時刻までの最大時間とリファレンス軌道の計算時間と記録後処理部３１の処理時間との合計値とする。例文帳に追加
The delay time of this document is specified to the total value of the maximum time of the information, i.e. the maximum time from the start time of the key touch to the string striking time, the calculated time of a reference locus, and the processing time of a post-recording processing section 31. - 特許庁
ユーザ端末２からのリクエストに応じて、情報処理装置１は、担当者ごとに、作業遅延量の合計値の時間変化を未完了タスク情報に基づき算出し、この時間変化にしたがって、作業遅延量の合計値に相当する作業の消化日の日付を算出する。例文帳に追加
The information processor 1 calculates a temporal change of a total value of the work delay amount in each a person in charge on the basis of unfinished task information in response to a request from a user terminal 2, and calculates a date of an absorption day of work corresponding to the total value of the work delay amount according to the temporal change. - 特許庁
1
total delay
英和専門語辞典
|
| 意味 | 例文 (24件) |
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
みんなの検索ランキング
閲覧履歴
weblioのその他のサービス
|
ログイン |
Weblio会員(無料)になると
|
