否定論理和の英語

否定論理和回路１２はインサービスレジスタイネーブル生成回路１１で生成されたインサービスレジスタイネーブル信号とＣＰＵからの２つ目の割込み応答信号との否定論理和をとり、その演算結果をインサービスレジスタ制御信号としてインサービスレジスタ２に出力する。例文帳に追加

A negative OR circuit 12 takes the negative OR of the in-service register enable signals generated in the in-service register enable generation circuit 11 and a second interruption response signal from the CPU and outputs the arithmetic result to an in-service register 2 as an in-service register control signal. - 特許庁

とくに、３−１のＬＵＴを２−１ ＬＵＴ２つとして用いて、それらの間に論理否定や論理和などを導入することで、加減算回路、等価性、大小比較、多ビットのＡＮＤ／ＯＲなどの論理関数を効率よく実現する。例文帳に追加

Especially a 3-1 LUT is used as two 2-1 LUTs and NOT or OR is introduced to these 2-1 LUTs to efficiently realize logical functions such as an addition/subtraction circuit, equivalency, size comparison, and multi- bit AND/OR. - 特許庁

ＮＯＲゲート２０４はフィードバック信号ＦＢＱと入力信号Ｉｎとの否定論理和を、ＳＲフリップフロップ１００のリセット端子へと出力する。例文帳に追加

A NOR gate 204 outputs, to the reset terminal of the SR flip flop 100, a negative logical sum of the feedback signal FBQ and the input signal In. - 特許庁

ＮＯＲ回路１６は、第１パルス信号Ｓ１、第２パルス信号Ｓ２の否定論理和に応じた信号をローサイドトランジスタＭ２の他方のゲートに与える。例文帳に追加

An NOR circuit 16 supplies signals corresponding to the negative OR of the first pulse signal S1 and the second pulse signal S2 to the other gate of the low side transistor M2. - 特許庁

また、特定ＵＣＤの格納データと、付加データとの演算処理、例えば排他的論理和あるいは排他的否定論理和を実行して、演算結果を特定ＵＣＤ対応ＤＣ制御ビット格納フレームに設定するＤＣ制御ビットとする。例文帳に追加

Also, in the DC control bit, arithmetic processing of the stored data of the specific UCD and the additional data, for example, exclusive OR or exclusive NOR is performed, and the result of arithmetic operation is set to the DC control bit storing frame corresponding to the specific UCD. - 特許庁

フォールトツリーにおいてＡＮＤゲート又はＯＲゲートの上方に否定ゲートが接続されていれば、論理積及び論理和間の変換式により、これらをＯＲゲート又はＡＮＤゲートの下方の２つの否定ゲートに順次書き換えて、ＡＮＤゲート又はＯＲゲートの上方に位置する否定ゲートを除去していく。例文帳に追加

If a negative gate is connected to the upper part of an AND gate or an OR gate in a fault tree, it is successively rewritten with two negative gates at the lower part of the OR gate or the AND gate by a conversion formula between a logical product and a logical sum, and the negative gate positioned at the upper part of the AND gate or the OR gate is removed. - 特許庁

誤り訂正回路は、例えば、光多重回路(８：１／４：１光多重回路)／分離回路(１：８／１：４光分離回路)、光分岐回路、光排他的論理和回路(ＥＸＯＲ回路)、光論理積回路(ＡＮＤ回路)、光否定的論理積回路(ＮＡＮＤ回路)により構成する。例文帳に追加

The error correction circuit consists of, e.g. an optical multiplexes circuit (8:1/4:1 optical multiplexer circuit)/ demultipexer circuit (1:8/1:4 optical demultiplexer circuit), a optical branch circuit, an optical exclusive OR circuit(EXOR circuit), and an optical AND circuit (AND circuit) and an optical NAND circuit (NAND circuit). - 特許庁

これら矩形波を所定時間に亘ってデータサンプリングしてこれらのＸＮＯＲ（排他的否定論理和）を積分し、これをサンプリングデータ数で除した値を相関値として求める。例文帳に追加

The rectangular waves are sampled as data over a predetermined time and XNOR(exclusive negative OR) of them is integrated and a value obtained by dividing the integrated value by the number of the sampling data is calculated as a correlation value. - 特許庁