命令実行段階の英語

パイプライン化マシンの平均命令実行時間はクロックサイクル時間と同じであり、最も遅い段階プラスオーバヘッドで十分である。例文帳に追加

Average instruction execution time for pipelined machine is same as clock cycle time, which must suffice for slowest stage plus overhead.発音を聞く  - コンピューター用語辞典

命令フェッチサイクルと命令デコードサイクルと命令実行サイクルの３段階のステージに分かれたパイプライン処理を行うデジタルシグナルプロセッサにおいて、命令デコーダ１４で条件実行命令をデコードする際には、条件が一致することを想定してレジスタＡの値をデータバス上にのせる。例文帳に追加

Concerning a digital signal processor for performing pipeline processing divided into three stages of an instruction fetch cycle, an instruction decode cycle and an instruction execute cycle, when decoding a conditional executing instruction through an instruction decoder 14, the value of a register A is put on a data bus while estimating the matching of conditions. - 特許庁

スケジューラは、ＩＳＳを介して、その実行のプログラム・カウンタの値で第１段階テーブルを引くことによって、Ｉ／Ｏ命令到達予測時間と、そのとき出力されるＩ／Ｏ命令の情報を得る。例文帳に追加

A scheduler is configured to draw the first stage table with a value of the program counter of its execution via the ISS to acquire the information of the I/O instruction arrival prediction time and the I/O instruction to be output at that time. - 特許庁

命令を段階的に実行し、かつその命令が使用するデータの値の全てを表示することにより、デバッグに要する労力を軽減することのできるデバッグ方法を提供する。例文帳に追加

To provide a debug method for reducing any labor required for debug by gradually executing instructions, and displaying all the values of data to be used by the instructions. - 特許庁

記録命令が入力されたか否かを判断する段階と，判断の結果，記録命令が入力された場合に，所定時間以上ダミー書き込みモードを実行する段階と，ダミー書き込みモードを終了した後，記録モードを実行する段階とを含むことを特徴とするデータ貯蔵のデータ書き込み方法。例文帳に追加

The data write method for the storage of data includes a step for discriminating whether a recording instruction is inputted or not, a step for executing a dummy write mode for a period equal to or longer than a prescribed time when the recording instruction is inputted as a result of the discrimination and a step for executing a record mode after the end of the dummy write mode. - 特許庁

マイクロプロセッサ１は、フェッチ／デコードユニット１０ａ〜ｃと機能実行単位１２、１４、１６、１８に関連のある複数の実行段階を備えた命令実行パイプラインを有している。例文帳に追加

The micro processor 1 has fetch/decode units 10a to 10c, an instruction execution pipeline with a plurality of execution stages relevant to function execution units 12, 14, 16, 18. - 特許庁

マイクロプロセッサ１は、取出し／デコードユニット１０ａ〜１０ｃ及び機能実行ユニット１２、１４、１６、１８を含む幾つかの実行段階を有する命令実行パイプラインを有する。例文帳に追加

The microprocessor 1 is provided with an instruction execution pipe line having several execution stages including extracting/decode units 10a-10c and function executing units 12, 14, 16, and 18. - 特許庁

命令のブロックを実行する前のアセンブリ段階（１４１０）か、又は監視回路によるループの第１繰返し時（１４１２）のどちらかで、複数個の区画の内少なくとも１つが命令のブロックを実行するのに必要ないことの決定が行なわれる。例文帳に追加

It is decided that at least one of the plural blocks is not necessary for executing the block of the instructions in an assemble stage (1410) prior to the execution of the block of the instructions or at the time of the first repeating operation (1412) of a loop by a monitor circuit. - 特許庁