埋め込みの図の英語

全面にSiO_2膜109を形成し、埋め込み構造の(100)上面部のSiO_2膜をエッチング除去する（図３（a））。例文帳に追加

An SiO2 film 109 is formed on the entire surface, SiO2 film at the upper surface section of the embedding structure is removed by etching (Fig.3 (a)). - 特許庁

信頼性の向上とコストの削減を図った電子部品埋め込み基板を提供する。例文帳に追加

To provide an electronic component buried substrate which has improved reliability and reduced manufacturing costs. - 特許庁

埋め込みヘテロ構造を有する半導体レーザ素子の高性能化、高信頼化を図る。例文帳に追加

To achieve high performance and high reliability of a semiconductor laser device having a buried-hetero structure. - 特許庁

多結晶Ｓｉ埋め込みゲートＳｉＣ接合ＦＥＴで、高耐圧と低オン抵抗の両立を図る。例文帳に追加

To ensure both of high breakdown voltage and low on-resistance in a polycrystalline Si embedded gate SiC junction FET. - 特許庁

埋め込みプロファイルを利用して色変換を行う際に、処理時間の短縮を図る。例文帳に追加

To shorten processing time when converting colors utilizing an embedded profile. - 特許庁

検出手段１０１は、画像データ１１１内の背景以外の領域から、埋め込み情報１１２または埋め込み情報１１２が存在する領域の位置を表す図形パターン１１３を埋め込み可能な図形パターン領域を検出する。例文帳に追加

A detection means 101 detects a figure pattern area in which a figure pattern 113 representing information 112 to be embedded or the position of an area wherein the information 112 to be embedded exists from an area other than the background of image data 111. - 特許庁

埋め込み金属との密着性及び埋め込み特性の改善を図ることができるのみならず、エレクトロマイグレーション耐性も向上させることが可能な薄膜の形成方法を提供する。例文帳に追加

To provide a thin-film formation method capable of enhancing the electromigration resistance as well as improving adhesion with embedding metals and embedding characteristics. - 特許庁

2回のMOVPE選択成長法をによって活性層と埋め込み構造を作製するホモ埋め込み型光半導体素子において、素子抵抗の低減を図る。例文帳に追加

To reduce element resistance in a homo-embedding type optical semiconductor device for creating an active layer and an embedding structure by performing the MOVPE selective growth method for two times. - 特許庁