多結晶シリコンゲートの英語

トレンチの途中までを多結晶シリコンゲート電極で埋め込み、その上に中間絶縁膜を埋め込み平坦化する。例文帳に追加

A trench cut in a semiconductor substrate is filled up halfway with a polycrystalline silicon gate electrode, and an intermediate insulating film is deposited on the gate electrode to fill up the trench for making the surface of the semiconductor substrate flat. - 特許庁

トレンチの途中までを多結晶シリコンゲート電極で埋め込み、その上に中間絶縁膜を埋め込む。例文帳に追加

In this vertical MOS transistor, a polycrystal silicon gate electrode is embedded into the middle part of a trench, and an intermediate insulating film is embedded on the polycrystal silicon gate electrode. - 特許庁

多結晶シリコンのゲート電極５を用いた通常のＭＩＳＦＥＴを形成後、層間絶縁膜２１をＣＭＰにより平坦化し、多結晶シリコンゲート電極５を露出させた後、アルミニウム膜２２を堆積する。例文帳に追加

After a normal MISFET using a gate electrode 5 of polycrystal silicon is formed, an inter-layer insulating film 21 is flattened by CMP so that the polycrystal silicon gate electrode 5 is exposed before an aluminum film 22 is deposited. - 特許庁

Ｎチャネル電界効果型トランジスタのソース／ドレインを形成するためのイオン注入Ｎを用いて、多結晶シリコンゲート５にオーバー不純物導入層１０を形成し、オーバー不純物導入層１０に含まれるＮ型不純物を多結晶シリコンゲート５内でアクティブ領域７の方向に拡散させる。例文帳に追加

Using ion implantation N for forming the source/drain of an N channel field effect transistor, an over impurity introduction layer 10 is formed in a polysilicon gate 5 and N type impurities contained in the over impurity introduction layer 10 are diffused in the direction of an active region 7 in the polysilicon gate 5. - 特許庁

高密度プラズマＣＶＤにより、多結晶シリコンゲート２間の隙間の深い部分が埋め込まれるように、シリコン酸化膜３を多結晶シリコンゲート２上に形成し、ＴＥＯＳガスを用いたプラズマＣＶＤにより、シリコン酸化膜３上にシリコン酸化膜４を形成し、ＣＭＰを用いて、シリコン酸化膜４の表面を平坦化する。例文帳に追加

A silicon oxide film 3 is formed on a polycrystalline silicon gates 2 through a high-density plasma CVD method so as to fill up a deep gap between the polycrystalline silicon gates 2, a silicon oxide film 4 is formed on the silicon oxide film 3 through a plasma CVD method using a TEOS gas, and the surface of the silicon oxide film 4 is flattened through a CMP method. - 特許庁

Ｐ型のウェル領域１１上の各ＮチャネルＭＯＳＦＥＴ１０１，１０２は、ゲート酸化膜１２を介して実質同一寸法の多結晶シリコンゲート電極１３ａ，１３ｂを有する。例文帳に追加

N channel MOSFETs 101, 102 on a P type well region 11 comprise polycrystalline silicon gate electrodes 13a, 13b of practically the same size, respectively, through a gate oxide film 12. - 特許庁

多結晶シリコンゲート４を酸化窒化シリコン膜５で覆ってから、シリコン基板１の熱酸化を行うことにより、第１ゲート酸化膜３と厚みの異なる第２ゲート酸化膜６をシリコン基板１上に形成する。例文帳に追加

A polycrystalline silicon gate 4 is covered with a silicon oxide nitride film 5, and then a silicon substrate 1 is thermally oxidized to form a second gate oxide film 6 different in thickness from a first gate oxide film 3 on the silicon substrate 1. - 特許庁