実演算時間の英語

大きなスキャン時間単位にしても高精度に演算を実行でき、演算時間を短縮できる工程シミュレータを提供する。例文帳に追加

To provide a process simulator capable of executing a calculation highly precisely and shortening a calculation time even in a large scan time unit. - 特許庁

時間帯同士の演算を実行し、その時間帯の開始時間、終了時間、時間数を容易に取得する。例文帳に追加

To execute calculation between time zones, and to easily acquire start time, end time and a time of the time zone. - 特許庁

大容量のデータのＦＦＴ演算において、大容量記憶デバイスからＦＦＴデータを分割して高速アクセスメモリへ転送した後、ＦＦＴ演算することで、演算装置への演算毎の転送時間を短縮することにより、ＦＦＴ演算全体の処理時間の短縮を実現する。例文帳に追加

To shorten a transmission time to an arithmetic unit in every operation to shorten a processing time in the whole FFT operation, by conducting the FFT-operation after the FFT data is divided from a storage device of large capacity to be transmitted to a high speed access memory, in the FFT operation for the large volume of data. - 特許庁

実際の演算処理を行なう演算処理部を経由することなく、メモリ部に対してアドレスを直接発行することで、演算処理に必要な２次パラメータの取得に伴う時間を短縮して、高速に演算処理を行う。例文帳に追加

The time involved in acquiring the secondary parameter necessary to the arithmetic processing is shortened and the arithmetic processing is quickly performed by directly issuing an address to the memory part without going through an arithmetic processing part for performing actual arithmetic processing. - 特許庁

回路の遅延時間演算方法及び遅延時間演算装置に関し、ＬＳＩ等を含む半導体集積回路の論理セルにおける演算素子ゲート部の遅延時間を演算するに際し、配線抵抗の影響によるゲート遅延の飽和現象の効果を適切に当該遅延時間の演算に反映させ、正確な遅延時間の算出により正確なシミュレーションを実行させることを目的とする。例文帳に追加

To execute accurate simulation by calculating an accurate delay time while appropriately reflecting the computation of the delay time with the effect of a gate delay saturation phenomenon due to the influence of wiring resistance when computing the delay time of a computing element gate unit in a logic cell of a semiconductor integrated circuit including an LSI or the like, regarding a method and apparatus for computing a delay time of a circuit. - 特許庁

繰り返し演算処理を行うループ内に条件分岐が存在しても、再構成可能なハードウェアにより演算を実行することができ、条件分岐を含む処理負荷の重い演算の処理時間を短縮でき、処理速度を向上できる演算装置及びその演算方法を実現する。例文帳に追加

To provide an arithmetic unit and its calculation method for executing an operation by reconfigurable hardware, for reducing the processing time for an operation, having a heavy processing load and including a condition branch, and for improving a processing speed even if there is the condition branch in a loop performing repeated arithmetic operations. - 特許庁

再構成を演算実行と同時に行うことができ、再構成時の時間的なオーバーヘッドを低減できる演算システムを提供することにある。例文帳に追加

To provide a calculation system capable of performing reconfiguration, concurrently with the execution of calculation and reducing the temporal overhead at the reconfiguration. - 特許庁

演算に応じて処理時間を短縮できるリコンフィグ演算装置を備えるコンピュータシステムの実現。例文帳に追加

To achieve a computer system equipped with a reconfigurable arithmetic device for shortening a processing time according to an arithmetic operation. - 特許庁