己夫次の英語

各対物光学系２２０，２３０による一次像の形成面には、夫々、ＣＣＤ１１６における自己に対応していない領域を遮する視野枠２７０，２７１が配置されている。例文帳に追加

Visual field frames 270 and 271 for shielding the region, which does not correspond to each CCD, are respectively arranged on the formation surface of the primary image by each objective optical system. - 特許庁

各対物光学系２２０，２３０による一次像の形成面には、夫々、ＣＣＤ１１６における自己に対応していない領域を遮蔽する視野絞り２７０，２７１が配置されている。例文帳に追加

Visual field diaphragms 270 and 271 for shielding an area which does not correspond to itself at the CCD are arranged on a forming surface of the primary image by respective objective optical systems 220 and 230. - 特許庁

そして、制御ＥＣＵは、各スレーブＥＣＵ１２に対して夫々割り付けるＩＤデータを本体とするデータパケットを順次送信し、各スレーブＥＣＵ１２は、送信されたＩＤデータを自己のＩＤとして設定する。例文帳に追加

The control ECU successively transmits a data packet containing as a main body ID allocated to each slave ECU, and each slave ECU 12 sets ID data transmitted as its own ID. - 特許庁

次回の同期基準信号まで完全の修正をしない、あるいは、必要最小限の修正を行うというような工夫を施し、下位装置が自己の同期信号のずれを適正に修正し、下位装置の動作を安定化させることが可能な複数制御装置間の同期方法を得る。例文帳に追加

To provide a synchronous among multiple control units dispensing with a complete correction till the next synchronous reference signal or correcting the necessity minimum, allowing a subordinate device to appropriately correct the deviation in the own synchronous signal and stabilizing the operation of the subordinate device. - 特許庁

次に、ワークフロー設定部７は、上述の撮像法、撮像順序及び撮像条件に基づいて自己の検査履歴保管部７１に保管された検査履歴データを検索することにより、夫々の撮像法の撮像時間を推定して第１のワークフローを設定する。例文帳に追加

Next, a work-flow setting part 7 estimates the imaging time for each imaging method and sets a first work-flow by retrieving the examination history data of the subject stored in an examination history storage part 71 based on the imaging methods, order and conditions for imaging. - 特許庁

組込み自己テスト回路１１は更に、符号化された複数の処理データを有し、受け取った各共通制御信号Ｃｃｓに夫々対応して処理データを順次に復号化して出力するデコーダ２０〜２３と、デコーダ２０〜２３から受け取った処理データに対応するビットデータを各テストパターンとしてＤＲＡＭ１７に出力するテストパターン発生回路（１３）とを有する。例文帳に追加

The built-in self-test circuit 11 further has decoders 20-23 having a plurality of encoded processing data and successively decoding and outputting the processing data in response to each received common control signal Ccs respectively and a test pattern generating circuit 13 outputting bit data corresponding to the processing data received from the decoders 20-23 to the DRAM 17 as each test pattern. - 特許庁