強膜プラグの英語

強誘電体薄膜の結晶化熱処理による積層プラグのバリヤ膜の酸化を防止する強誘電体メモリ素子の製造方法および強誘電体メモリ素子を提供すること。例文帳に追加

To provide a method for manufacturing a ferroelectric memory cell for preventing oxidation of a barrier film of a laminated plug by crystallization heat treatment of a ferroelectric thin film, and to provide the ferroelectric memory cell. - 特許庁

ＣＯＰ構造のＦｅＲＡＭセルを構成する強誘電体膜の結晶化やダメージ回復を目的とする、酸化性雰囲気中下での熱処理工程において、上記強誘電体膜下のキャパシタプラグの酸化を防止すること。例文帳に追加

To prevent oxidation of a capacitor plug under a ferroelectric sub stance film, in a thermal treatment process under an oxidizing atmosphere which process is performed for crystallization and damage restoration of the ferroelectric film, constituting an FeRAM cell of a COP structure. - 特許庁

半導体装置は、ＭＯＳトランジスタ１０１と、層間絶縁膜３０７，３０８，３１６と、強誘電体キャパシタ１０２と、コンタクトプラグ３１１〜３１３と、強誘電体膜３１７ｂとを有する。例文帳に追加

The semiconductor device includes a MOS transistor 101, interlayer dielectrics 307, 308, 316, a ferroelectric capacitor 102, contact plugs 311-313, and a ferroelectric film 317b. - 特許庁

強誘電体膜を有する容量素子に関し、スタック型容量素子においてキャパシタ誘電体膜の結晶化過程におけるプラグの酸化を防止するとともに、キャパシタ誘電体膜へのイリジウムの拡散を防止すること。例文帳に追加

To provide a capacitive element having a ferroelectric film capable of preventing oxidation of a plug in a process for crystallizing a capacitor dielectric film in a stacked capacitive element, and preventing diffusion of iridium to the capacitor dielectric film. - 特許庁

強誘電体キャパシタ５０は、コンタクトプラグ１１及び２３を除く領域が反応防止膜９と反応防止膜９と接する反応防止膜１９により覆われる。例文帳に追加

The ferroelectric capacitor 50 has a region which excludes the contact plugs 11 and is 23 covered with the reaction preventing film 9 and a reaction preventing film 19 in contact with the reaction preventing film 9. - 特許庁

酸化物誘電体膜形成プロセスを経ても導電性プラグの酸化によるコンタクト抵抗の増加及びコンタクト不良が生じることがなく、酸化物誘電体の強誘電性を劣化させない導電性プラグ−下部電極構造を有する半導体装置を提供する。例文帳に追加

To provide a semiconductor device having a electrode structure under a conductive plug, which does not generate increase in contact resistance due to oxidation of a conductive plug and contact failure even under an oxide dielectric film formation process, and does not deteriorate the ferroelectric properties of the oxide dielectric. - 特許庁

本発明に係る半導体装置の製造方法は、絶縁膜１０に接続孔１０ａを形成する工程と、接続孔１０ａの中に導電性のプラグ１２ａを形成する工程と、プラグ１２ａ上に、組成に厚さ方向の変化を有するバリア膜２０を形成する工程と、強誘電体膜を有する強誘電体素子を形成する工程とを具備する。例文帳に追加

The manufacturing method of the semiconductor device comprises processes of: forming a connection hole 10a in an insulating film 10; forming a conductive plug 12a in the connection hole 10a; forming the barrier film 20 having a change in a thickness direction in its composition on the plug 12a; and forming the ferroelectric element having a ferroelectric film. - 特許庁

基体２上に設けられて、基体２内に埋設されたプラグ１８に接続する酸素バリア膜１３と、酸素バリア膜１３上に設けられた下部電極１４と強誘電体膜１５と上部電極１６とからなる強誘電体キャパシタ３と、を備えてなる強誘電体メモリ装置１である。例文帳に追加

The ferroelectric memory device 1 is provided with an oxygen barrier film 13 provided on a substrate 2 and connected to a plug 18 buried in the substrate 2; and the ferroelectric capacitor 3 comprising a lower electrode 14, a ferroelectric film 15 and an upper electrode 16 which are provided on the oxygen barrier film 13. - 特許庁