桁上げ信号の英語

加算回路は、所定ビットのデータを累積加算し、桁上げが発生した場合に桁上げ信号を活性化する。例文帳に追加

The addition circuit performs cumulative addition of data of prescribed bits, and activates a carry signal when a carry occurs. - 特許庁

桁上げ信号付の可変長コードを桁上げの無い固定長コードに変換するデータ変換装置及び方法を提供する。例文帳に追加

To provide a data converter and its method for converting a variable length code with a carry signal into a fixed length code having no carry. - 特許庁

ここで、保持された連結コードに桁上げ信号を反映させた結果桁上げが発生した場合は、これをレジスタ５１３を介して出力する。例文帳に追加

When carry is generated as a result of reflecting the carry signal to the stored connection code, the carry is outputted via a register 513. - 特許庁

桁上げ信号出力回路５は、初期化された状態のアドレスカウンタ２に論理アドレスが新たに書き込まれたとき、また論理アドレスの下位部から上位部への桁上がりが発生したときに桁上げ信号を出力する。例文帳に追加

A carry signal output circuit 5, when a logical address is newly written into an address counter 2 in an initialized state, and when carrying-over from a lower part to an upper part of the logical addresses occurs, outputs a carry signal. - 特許庁

桁上げ信号の活性化に応じて値が変化するビットを保持するレジスタは、活性レジスタである。例文帳に追加

A register holding bits having a value changing according to the activation of the carry signal is an active register. - 特許庁

このカウンタ７５の桁上げ信号をＣＰＵ７１がカウントし、ＲＡＭ７２に計数値を記録する。例文帳に追加

A carry signal of the counter 75 is counted by a CPU 71 and the counted value is recorded in an RAM 72. - 特許庁

制御信号が「０」の場合は、桁上げされず１６進カウンタとして機能する。例文帳に追加

When the control signal is at '0', no carry over is conducted and the counter 10 acts like a hexadecimal counter. - 特許庁

これら複数の計算段の特定の一つは、加算器の和出力信号および一次桁上げ出力信号を生成する。例文帳に追加

The specified one of the plurality of the calculation stages generates the sum output signals and primary carry output signals of the adder. - 特許庁