小窓モード


プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > コンピューター用語 > 無アドレス命令の英語・英訳 

無アドレス命令の英語

ピン留め
追加できません(登録数上限)
単語を追加
主な英訳no-address instruction

コンピューター用語辞典での「無アドレス命令」の英訳

無アドレス命令



「無アドレス命令」の部分一致の例文検索結果

該当件数 : 14



例文

そして、現命令アドレスが記録されたアドレスより大きければ、カウント部12にアドレスを書き込み、小さければ視する。例文帳に追加

When the address of the current instruction is larger than the recorded address, the address is written to the count part 12, but when not, it is ignored. - 特許庁

プロセッサの実行パイプラインにおいてペンディング状態にあるICBI命令によって効化されるべき命令キャッシュブロックのアドレスを保持するためにICBIアドレスバッファが装備される。例文帳に追加

An ICBI address buffer is mounted on this processor for holding the address of the instruction cache block which should be invalidated by an ICBI instruction in the execution pipe line of the processor. - 特許庁

さらに、命令保護情報記憶部12を用いた命令アドレス空間の保護は、データ保護情報記憶部13を用いた前記データアドレス空間の保護とは独立に選択的に効化可能である。例文帳に追加

Further, the protection of the instruction address space using the instruction protection information storage part 12 can be invalidated independent of the protection of the data address space using the data protection information storage part 13. - 特許庁

分岐制御命令に基づいて計算された分岐アドレスについて、それが格納される前に、かつ、分岐命令がそのアドレスを使用する前に、例外の有がチェックされる。例文帳に追加

Before a branch address calculated according to a branch control instruction is stored and used by the branch instruction, it is checked whether or not there is an exception. - 特許庁

ホスト命令に変換されたターゲット命令を格納するメモリ・サブページに対する書き込みを検出するステップと、書き込みがアドレスされたメモリ・ページのサブエリアが、変換されたターゲット命令を格納しているか否かについて検出を行うステップと、アドレスされたターゲット命令から変換されたホスト命令効にするステップとを含む。例文帳に追加

This microprocessor includes steps of: detecting a write to a memory subpage storing target instructions which have been translated to host instructions; detecting whether a sub-area of the memory page to which the write is addressed stores target instructions which have been translated; and invalidating host instructions translated from addressed target instructions. - 特許庁

ループカウンタを持たず、コピー処理の先頭に条件でジャンプする条件分岐命令コードを使用したコピー処理ルーチンを、コピー先領域の最終アドレスの次のアドレスから実装する。例文帳に追加

A copy processing routine using an unconditional branching instruction code to unconditionally jump to the head of a copy processing without having a loop counter is mounted from an address next to the last address of an area at a copying destination without having a loop counter. - 特許庁

例文

キャッシュメモリに結合された命令キャッシュコントローラ(213)は、ICBIアドレスバッファからのバッファされたアドレスの受け取りに応答して、指定されたキャッシュブロックを効化するためにキャッシュアクセスを生成する。例文帳に追加

An instruction cache controller 213 connected with a cache memory generates a cache access for invalidating the designated cache block in response to the reception of the buffered address from the ICBI address buffer. - 特許庁

>>例文の一覧を見る


調べた例文を記録して、 効率よく覚えましょう
Weblio会員登録無料で登録できます!
  • 履歴機能
    履歴機能
    過去に調べた
    単語を確認!
  • 語彙力診断
    語彙力診断
    診断回数が
    増える!
  • マイ単語帳
    マイ単語帳
    便利な
    学習機能付き!
  • マイ例文帳
    マイ例文帳
    文章で
    単語を理解!
  • その他にも便利な機能が満載!
Weblio会員登録(無料)はこちらから

電気制御英語辞典での「無アドレス命令」の英訳

無アドレス命令

日英・英日専門用語辞書での「無アドレス命令」の英訳

無アドレス命令

クロスランゲージ 37分野専門語辞書での「無アドレス命令」の英訳

無アドレス命令

「無アドレス命令」の部分一致の例文検索結果

該当件数 : 14



例文

不揮発性記憶装置3は、有効なデータに対応する論理アドレスと物理アドレスとを関連付ける管理テーブルと、削除通知により指定された論理アドレス効にするように管理テーブルを書き換え、情報処理装置2から受信した読み出し命令に含まれる論理アドレス効である場合に、関数で表されるデータを情報処理装置2に送信する第2の制御回路とを含む。例文帳に追加

The nonvolatile storage device 3 includes: a management table that associates a logical address corresponding to valid data with a physical address; and a second control circuit that rewrites the management table to invalidate the logical address specified by the deletion notice and, when the logical address included in a read command received from the information processing device 2 is invalid, transmits data expressed by a function to the information processing device 2. - 特許庁

線LAN用のAP機器と携帯型ゲーム装置1000とを具備するゲームシステムにおいて、AP機器は、該AP機器のMACアドレスと、命令コードをこのMACアドレスで復号可能に暗号化したネットワークIDとを含むビーコン信号を発信する。例文帳に追加

In a game system comprising AP equipment for wireless LAN and a portable game machine 1000, the AP equipment transmits a beacon signal containing a MAC address of this AP equipment and a network ID resulting from encrypting an instruction code so as to be decrypted by the MAC address. - 特許庁

抑制回路26は、トレースメモリの空きがくなるのを予測してトレース抑制信号SSをアクティブにし、選別回路23Aは、トレース抑制信号SSがアクティブのとき、抑制モード設定フラグ27の設定に応じて、設定アドレス範囲の命令コード又は分岐命令コードとそのアドレスのみトレースメモリ22に格納させる。例文帳に追加

An inhibiting circuit 26 activates a trace inhibition signal SS while predicting that a trace memory has no free space and when the trace inhibition signal SS is active, a selecting circuit 23A stores only an instruction code or branch instruction code within a set address range and its address in the trace memory 22 according to the setting of an inhibition setting flag 27. - 特許庁

ロード命令の対象データがキャッシュ212から演算器400に転送された後にキャッシュ212のデータに対する効化要求を受信し、受信した効化要求の対象アドレスのキャッシュインデクスと一致するキャッシュインデクスを有するロード命令命令ポート210に存在する場合、第1判定部214Aは、第1フラグ(RIM)を有効化する。例文帳に追加

When a request for invalidating data in a cache 212 is received after transferring target data of a load instruction from the cache 212 to a computing unit 400, and a load instruction having a cache index that coincides with that of a target address of the received invalidating instruction exists in an instruction port 210, a first determination section 214A validates a first flag (RIM). - 特許庁

このメッセージは、移動交換局に、モバイル装置向けの音声データを、通信可能にリンクされたゲートウェイおよび線ネットワークを介して、インターネット・プロトコル・アドレスに経路指定するように命令することができる。例文帳に追加

This message can instruct the mobile switching center to designate a route for voice data directed to the mobile device to the Internet protocol address via a gateway and the radio networks which are communicably linked. - 特許庁

アドレス信号によって動作モードを設定するメモリシステムにおいて、新しいMRS命令を発行することしに、メモリ装置の動作モードを選択あるいは変更することができるメモリシステム及び方法を提供する。例文帳に追加

To provide a memory system and a method selecting or changing the operation mode of a memory device without issuing any new MRS commands regarding a memory system for setting an operation mode by an address signal. - 特許庁

例文

アドレス空間の大きさやキャッシュメモリの有に関係なく、小容量のメモリで通常の実行速度の命令実行履歴によるデバッグが可能なマイクロプロセッサ(MPU)を提供する。例文帳に追加

To provide a microprocessor (MPU) capable of performing debugging based on the instruction execution history at a normal execution speed with a memory of small capacity regardlessly of the size of an address space and the existence of a cache memory. - 特許庁

>>例文の一覧を見る



無アドレス命令のページの著作権
英和・和英辞典情報提供元は参加元一覧にて確認できます。

  
日外アソシエーツ株式会社日外アソシエーツ株式会社
Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
安藤設計事務所安藤設計事務所
Copyright (C) 2019 安藤設計事務所 All rights reserved.
日中韓辭典研究所日中韓辭典研究所
Copyright © 2019 CJKI. All Rights Reserved
株式会社クロスランゲージ株式会社クロスランゲージ
Copyright © 2019 Cross Language Inc. All Right Reserved.

ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。

こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

このモジュールを今後表示しない
みんなの検索ランキング
閲覧履歴
無料会員登録をすると、
単語の閲覧履歴を
確認できます。
無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2019 Weblio RSS