相補型論理の英語

ＦＥＴ１８、１９がオンとなるので、相補型論理回路２０は、非反転差動入力電圧Ｖinpの反転信号を入力して論理反転し、中間出力ノードＮｃを通してバッファ回路６に出力する。例文帳に追加

Since FETs 18, 19 are switched on, a complementary logic circuit 20 performs logic inversion by inputting an inversion signal of a non-inversion differential input voltage Vinp, and outputs the result to a buffer circuit 6 through an intermediate output node Nc. - 特許庁

通常のゲート電極の他に、閾値電圧を制御するための第２のゲート電極が備えられたｎチャネル型トランジスタ、或いはｐチャネル型トランジスタを、相補型の論理回路に用いる。例文帳に追加

In addition to an ordinary gate electrode, an n-channel transistor or a p-channel transistor provided with a second gate electrode for controlling threshold voltage is used in a complementary logic circuit. - 特許庁

論理回路網２０は、与えられた信号によって導通状態が相補的に制御される複数対のデプレッション型のＮＭＯＳ（ＮＤＭＯＳ）で構成されている。例文帳に追加

The logic circuit network 20 comprises a plurality of pairs of depletion NMOSes (NDMOSes) whose conductive state is complementarily controlled by a given signal. - 特許庁

低消費電力でしきい値電圧の制御が容易であり、製造工程数の少ない相補型論理ゲートを有する半導体装置およびその製造方法を提供する。例文帳に追加

To provide a semiconductor device provided with a complementary logic gate and a manufacturing method for which power consumption is small, the threshold voltage is easily controlled and the number of manufacturing processes is small. - 特許庁

フィードバック回路部(200)は、インターフェース回路(100)に供給される２つの相補型クロック(214,216)の一方に関連するクロック位相内において制御信号の論理状態を変更するよう動作する。例文帳に追加

A feedback circuit portion (200) is operable to modify the control signal's logic state within a clock phase associated with one of the two complementary clocks (214, 216) provided to the interface circuitry (100). - 特許庁

相補型不揮発性メモリ素子、その動作方法、その製造方法、及びそれを含む論理素子、並びに半導体装置とその読み込み動作回路を提供する。例文帳に追加

To provide a complementary nonvolatile memory device, its operating method, its manufacturing method, and a logic device including the memory device, and to provide a semiconductor device and its read operating circuit. - 特許庁

第１の薄膜トランジスタ３および第２の薄膜トランジスタ４のうちの少なくとも一部のもの同士は、互いに接続されて相補型論理回路を構成している。例文帳に追加

At least parts of the first and second thin film transistors 3 and 4 are connected to each other to constitute a complementary logic circuit. - 特許庁