意味 | 例文 (304件) |
空乏領域の英語
追加できません
(登録数上限)
英訳・英語 depletion region
「空乏領域」の部分一致の例文検索結果
該当件数 : 304件
この構造により,ユニットセルの端部において空乏領域を終端し、空乏領域と欠陥中央部の接触を効果的に防止する。例文帳に追加
The structure allows a depletion region to terminate at an end of a unit cell to effectively prevent the depletion region from contacting a defective center portion. - 特許庁
非空乏化部分領域25は、半導体装置10がオフしたときに、実質的に完全空乏化されない領域である。例文帳に追加
The undepleted partial area 25 is an area that is not substantially completely depleted when the semiconductor device 10 is OFF. - 特許庁
半導体素子1は、空乏領域17に光を照射しない状態で、2次元電子ガス領域16の空乏領域17が空乏化しているため、ドレイン電極11・ソース電極12間が非導通となる。例文帳に追加
In a semiconductor element 1, a region between the drain electrode 11 and the source electrode 12 is non-conductive, because the depletion region 17 in the two-dimensional electron gas region 16 is depleted under the condition that the depletion region 17 is not irradiated with light. - 特許庁
P^--拡散領域52は,ゲート電圧のオフ時に,P拡散領域51よりも先に空乏化される。例文帳に追加
The P^-- diffusion region 52 is depleted before the P diffusion region 51 upon OFF of the gate voltage. - 特許庁
該空乏領域から金属間領域を形成すべく、その組合せに対し熱および圧力を加える。例文帳に追加
Heat and pressure are applied on the combination to form an intermetal region from the depletion region. - 特許庁
完全空乏領域化ボディ領域を有するロングチャネルトレンチゲート型パワーMOSFET例文帳に追加
LONG CHANNEL TRENCH-GATED POWER MOSFET HAVING FULLY DEPLETED BODY REGION - 特許庁
埋没N+領域56とドレイン領域82との間の活性領域内にセル空乏領域78が形成され、互いに電気的に連結される。例文帳に追加
In the active region between the buried N + region 56 and a drain region 82, a cell depletion region 78 is formed and mutually electrically connected. - 特許庁
-
履歴機能過去に調べた
単語を確認! -
語彙力診断診断回数が
増える! -
マイ単語帳便利な
学習機能付き! -
マイ例文帳文章で
単語を理解!
「空乏領域」の部分一致の例文検索結果
該当件数 : 304件
その電界保持領域28は、第1電界保持部分領域24と、非空乏化部分領域25と、第2電界保持部分領域26を備えている。例文帳に追加
The electric field holding area 28 comprises a first electric field holding partial area 24, an undepleted partial area 25, and a second electric field holding partial area 26. - 特許庁
2次元電子ガス領域16におけるドレイン電極11とソース電極12との間の一部には、空乏化部18により空乏化された空乏領域17が形成されている。例文帳に追加
A depletion region 17 depleted by a depletion part 18 is formed in a part between a drain electrode 11 and a source electrode 12 in the two-dimensional electron gas region 16. - 特許庁
ゲートは、少なくともチャネル領域及び分離領域とオーバラップする領域に、ゲート・ドーパントが実質的に空乏状態にされた領域34を含み、空乏領域34の下方のチャネル角部領域のしきい値電圧が、角部領域間のチャネル領域に比較して増加する。例文帳に追加
The gate includes a region where the gate dopant is substantially depleted at least in a region where the channel region and the isolating region overlap and the threshold voltage in the channel corner region beneath the depletion region 34 increases as compared with the channel region between corner regions. - 特許庁
P+型領域を設けて、P+型領域とその周りの空乏領域には低VFのショットキー金属層をコンタクトさせ、空乏領域間のN型基板表面には低IRショットキー金属層をコンタクトさせる。例文帳に追加
With a forward bias, a current flows on the low-VF metal layer. - 特許庁
トンネル領域を有する半導体不揮発性メモリにおいて、トンネル領域の周囲部分は掘り下げられており、掘り下げられたドレイン領域には、空乏化電極絶縁膜を介して、トンネル領域の一部を空乏化するための電位を自由に与えることが可能な空乏化電極を配置する。例文帳に追加
In the semiconductor nonvolatile memory having a tunnel region, the peripheral portion of the tunnel region is dug down, and a depletion electrode for being capable of freely applying a potential for depleting a part of the tunnel region to the tunnel region through a depletion electrode insulating film is arranged in the dug-down drain region. - 特許庁
さらに、真性コレクタ領域内のベース層近傍位置及び外部コレクタ領域にそれぞれ空乏層32を形成し、かつ、外部コレクタ領域に形成された空乏層の厚さが真性コレクタ領域内に形成された空乏層の厚さの2倍以上でかつ3倍以下に設定している。例文帳に追加
Furthermore, depletion layers 32 are respectively formed adjacent to the base layer in the intrinsic collector region and in the outer collector region thereof, and the thickness of the depletion layer formed in the outer collector region is set at two times or more and three times or less that formed in the intrinsic collector region. - 特許庁
導通路形成領域は、ゲート領域が所定の電圧範囲のときには、反転層形成領域から伸びる空乏層により遮断される。例文帳に追加
The conductive path formation region is interrupted by a depletion layer extending from the inversion layer formation region when the gate region is within a range of predetermined voltages. - 特許庁
窒素雰囲気下で900℃から1000℃の間の温度でex−situの急速熱アニールを行うことで、空乏領域幅をそのi領域の厚さまで増やし広い空乏領域のInGaAsN層を形成する。例文帳に追加
In this invention, an ex-situ rapid thermal annealing is applied at a temperature of 900°C to 1000°C under a nitrogen atmosphere to increase a depletion region width up to the thickness of the i-th region, thereby forming an InGaAsN layer of a wide depletion region. - 特許庁
|
意味 | 例文 (304件) |
|
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
weblioのその他のサービス
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |