累算器ビットの英語

また、乗算器１００のｎビット乗算結果と、乗算器１０１のｎビット乗算結果と、予め算出されているｎビット累算値と、を加算すること、により新たなｎビット累算値を算出する。例文帳に追加

The n-bit multiplication result of the multiplier 100, the n-bit multiplication result of the multiplier 101, and a preliminarily calculated n-bit accumulated value are added, whereby a new n-bit accumulated value is calculated. - 特許庁

乗算器１００〜１０３の各々が算出した２ｎビット乗算の部分積を用いて２ｎビット乗算の結果を算出し、当該２ｎビット乗算結果と、予め算出されている２ｎビット累算値と、を加算することにより新たな２ｎビット累算値を算出する。例文帳に追加

Partial products of 2n-bit multiplication calculated respectively by the multipliers 100-103 are used to calculate a 2n-bit multiplication result, and the 2n-bit multiplication result is added to a preliminarily calculated 2n-bit accumulated value, whereby a new 2n-bit accumulated value is calculated. - 特許庁

乗算器ブロック３０は１７ビット×１７ビットの２の補数乗算と乗算累算を単一の命令サイクルで実行する。例文帳に追加

A multiplier block 30 executes complement multiplication and multiplication accumulation of 2 of 17 bits × 17 bits in a single instruction cycle. - 特許庁

レジスタDXは,アキュムレータ(累算器)と連結されて,乗除算に必要な32ビット長のワード(語)を形成する例文帳に追加

Register DX is associated with the accumulator to form the 32-bit word necessary for multiply and divide operations発音を聞く  - コンピューター用語辞典

多値画像データのサブブロック毎に個別のパラメータに基づいて可変長符号化する際に、サブブロック毎に、量子化値を各ビットシフタ５０２で順次１ビットずつ右シフトして累算器５０３で累算することにより、パラメータ毎の可変長符号量を算出する。例文帳に追加

At executing of variable length encoding based on an individual parameter by each sub-block of multilevel picture data, this encoder successively shifts a quantized value to the right by each bit by each bit shifter 502 and accumulates them by an accumulator 503 to calculates the variable length encoding quantity of each parameter. - 特許庁

サンプル速度の誤差値を決定するステップと、デシメートされたサンプル速度の前記誤差値Ｅ_sに基づいて最新の累算器値を得るステップと、前記最新の累算器値に基づいて適切な速度指令を生成し、かつデシメートされた速度の前記累算器値を変更するステップによる方法は、アダプタポイント管理又はビットスタッフィングのいずれかに適応させることができる。例文帳に追加

The method comprising the steps of determining an error value of a sample rate, obtaining an updated accumulator value based on said error value E_s at a decimated sample rate, and generating an appropriate rate command and changing said accumulator value at the decimated rate based on the updated accumulator value, may be adapted for either adaptive pointer management or bit stuffing. - 特許庁

加算器６１は、ミュート回路６３の制御に応じて、Ａ／Ｄ変換回路４２から供給されたディスクデータ０．５ビット分に相当するの信号のうち、積分区間として設定された範囲の信号について、サンプリングクロックが供給される毎に信号値を累算することにより、積分区間の信号を積分する。例文帳に追加

According to control of a mute circuit 63, the adder 61 integrates signals of an integration section by accumulating signal values every time sampling clock is supplied for signals of range established as an integration section among signals corresponding to 0.5 bits of disk data supplied from the A/D conversion circuit 42. - 特許庁