裏面接続図の英語

電着膜の内側表面に導電膜を形成し、基板の表裏面で電気的接続を行っても、電気的絶縁を確実に図ることができるシリコン半導体基板を提供すること。例文帳に追加

To provide a silicon semiconductor substrate where a conductive film is formed on the inner surface of an electrodeposition film, and electric insulation is securely obtained even if electric connection is performed on the surface and the rear surface of the substrate. - 特許庁

半導体チップ１と基板３間をボンディングワイヤ６で接続し封止樹脂７により封止を行った後、基板３裏面に外部端子９を形成する〔（ｄ）図〕。例文帳に追加

After the semiconductor chip 1 and the substrate 3 are connected by a bonding wire 6 and sealed by a sealing resin 7, an external terminal 9 is formed on the back face of the substrate 3 [Fig.(d)]. - 特許庁

半導体パッケージに応じた実装用領域Ａ１において、接続端子１１及び配線パターン１２を避けて、図の主表面から、主表面に対する裏面に貫通する通気孔１４が設けられている。例文帳に追加

In a mounting region A1 corresponding to the semiconductor package, a vent 14 penetrating the rear face with respect to a main surface is formed from the main surface of a drawing by avoiding the connection terminals 11 and the wiring pattern 12. - 特許庁

基板３９の裏面にはＬＥＤ４１等と電気的に接続された２次コイル５０が実装されており、サンギヤ４４の中央部に形成された孔（図示せず）を通して裏側へ露出されている。例文帳に追加

A secondary coil 50 electrically connected with the LED 41 or the like is mounted on the back surface of the substrate 39 and is exposed to the back side through a hole (not shown in Figure) formed at the center part of a sun gear 44. - 特許庁

半導体素子の表裏面間を接続する導電体層と絶縁層の形成性の向上や形成コストの削減等を図ると共に、導電体層の絶縁信頼性を高める。例文帳に追加

To improve a formation of a conductor layer and an insulating layer connecting the surface and the rear surface of a semiconductor element, to decrease a cost for the formation, and to enhance an insulating reliability of the conductor layer. - 特許庁

図中点線で囲んだマイクロストリップ回路３１は、一対の導電性方形素子３２と、導電性方形素子３２の一辺に接続された一対のインピーダンス変成器３３と、インピーダンス変成器３３と接続された一対の移相器３４と、裏面の移相器３４と接続するための導通ピン３６を有している。例文帳に追加

A microstrip circuit 31 circled with a dotted line in the figure has a pair of conductive square elements 32, a pair of impedance transformers 33 connected to one side of the conductive square element 32, a pair of phase shifters 34 connected to the impedance transformers 33, and a conduction pin 36 for connecting the circuit to the phase shifter 34 on the rear surface. - 特許庁

コアレス配線基板１０の主面１２上には、ＩＣチップ３１を搭載するための複数の端子パッド２７が設けられるとともに、裏面１３上には外部基板との電気的接続を図るための複数のＢＧＡ用パッド４１が設けられている。例文帳に追加

A plurality of terminal pads 27 for mounting an IC chip 31 are provided on a principal surface 12 of a coreless wiring board 10, and a plurality of pads 41 for a BGA for electric connection with an external substrate are provided on the reverse surface 13. - 特許庁

コアレス配線基板１０の主面１２上には、ＩＣチップ３１を搭載するための複数の端子パッド２７が設けられるとともに、裏面１３上には外部基板との電気的接続を図るための複数のＢＧＡ用パッド４１が設けられている。例文帳に追加

A plurality of terminal pads 27 for mounting an IC chip 31 are provided on a main surface 12 of a coreless wiring board 10, and a plurality of pads 41 for BGA (ball grid array) for electrical connection with an external board are provided on a rear surface 13. - 特許庁