規模ゲートの英語

大規模なゲート増加を伴うことなく、効率よく故障検出率を向上させることができるようにする。例文帳に追加

To efficiently increase fault detection rate without causing a large increase in gates. - 特許庁

ゲートアレイマスタチップ１上にゲートアレイの全てのトランジスタの大多数を使って大規模リングオシレータ２を形成し、大規模リングオシレータ２を自己発振させて、その発振周波数を検出する。例文帳に追加

A large scale ring oscillator 2 is formed on a gate array master chip 1 using a large majority of transistors out of all the transistors in a gate array, and the ring oscillator 2 is self-oscillated to detect its generated frequency. - 特許庁

インバータ等の論理ゲートからなる大規模なゲートチェーンを有し、そのゲートチェーンにおいて不良の原因となっている論理ゲートを特定することが容易な素子評価用半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit for element evaluation which has a large scale gate chain composed of logic gates of invertors and the like, and easily identifies a logic gate causing failure in the gate chain. - 特許庁

また、大規模リングオシレータ２を構成するメタル層３、４をゲートアレイと近くなるように配線し、また、ゲートアレイマスタチップ１をゲートアレイのパッケージ５にセットして試験を行う。例文帳に追加

Metal layers 3, 4 for constituting the large scale ring oscillator 2 are wired to be near to the gate array, and the gate array master chip 1 is set in a package of the gate array to be tested. - 特許庁

これによる消費電力と回路規模の増加分は、従来の多数のゲートを必要としたビットずれ補正部の削除による減少分よりも十分小さいため、回路規模と消費電力を大きく低減できる。例文帳に追加

Since increase of power consumption and circuit scale due to replacement of the bit positions are sufficiently smaller than decrease due to deletion of the conventional bit deviation compensating part for which many gates are required, the circuit scale and the power consumption are remarkably reduced. - 特許庁

入力されたラスターデータを２ビームエンジンへ出力する画像処理回路における半導体回路のゲート規模を削減する。例文帳に追加

To reduce the gate scale of a semiconductor circuit in an image processing circuit for inputting raster data to a two-beam engine. - 特許庁

本発明は、数百万ゲート以上の大規模集積回路でも解析が可能で、かつ、高速に解析する。例文帳に追加

To provide an analyzing method for a short circuit failure capable of analyzing the failure even in a large scale integral circuit having several million gates and more, and analyzing it at a high speed. - 特許庁

受信装置で受信するデータ列に発生したビットエラーを低減させる回路を、小規模で簡易な論理ゲートの回路で提供する。例文帳に追加

A circuit for reducing bit errors generated in a data stream received by a receiving apparatus includes a circuit of a small-scaled and simplified logic gate. - 特許庁