連続アドレスの英語

簡単な構成で、任意のアドレスより連続アクセスを開始できるようにする。例文帳に追加

To start continuous access from an optional address by simple constitution. - 特許庁

エントリは連続する論理アドレスの順に配列されている。例文帳に追加

The entries are arrayed in the order of the continuous logical addresses. - 特許庁

連続したアドレス置換が可能な冗長回路を実現する。例文帳に追加

To realize a redundant circuit in which continuous address replacing can be performed. - 特許庁

メモリ４には、ファイルが不連続なページアドレスに格納されている。例文帳に追加

The file is stored in a discontinuous page address in a memory 4. - 特許庁

制御装置は、光ピックアップを読取り開始位置の手前に移動し（Ｓ１）、ランドプリピットアドレスとデータアドレスの取得動作を行い、取得したランドプリピットアドレス、又はデータアドレスのいずれかがｎ個連続したアドレスであった場合には（Ｓ３でＹＥＳ）、連続したアドレスが取得できた方のアドレスを補間アドレスとして確定する（Ｓ４）。例文帳に追加

A control device moves an optical pickup to a part before a reading start position (S1), obtains land pripit addresses and data addresses, and when the obtained land prepit addresses or the obtained data addresses are n continuous addresses (YES in S3), establishes the addresses of the obtained continuous addresses as interpolation addresses (S4). - 特許庁

たとえば、バス調停部９は、２つのフレームバッファの同一ロウアドレス上の連続する所定数の同一のカラムアドレス群で構成される２つのセグメントを表す論理アドレス群を、同一のロウアドレス上における連続する２つのセグメントを表す実アドレス群に変換する。例文帳に追加

For instance, the bus mediation part 9 converts a logical address group for indicating successive two segments constituted of the prescribed number of the same column address groups on the same row address of the two frame buffers into a real address group for indicating successive two segments on the same row address. - 特許庁

アドレス情報は、各ゾーンでは順次に連続するアドレスであると共に、ゾーンとゾーンとの変わり目では不連続で、かつ、アクセス順序として前のゾーンのアドレスを２回繰り返した後のアドレスが、次のゾーンの先頭アドレスとなるように、光ディスクに記録されている。例文帳に追加

Address information is sequentially continuous addresses in each zone, and are also discontinuous at the boundary of the zones and are recorded on an optical disk so that the following address after the addresses in the preceding zone have been accessed two times repeatedly as an accessing order becomes the head address of the next zone. - 特許庁

すなわち、試験用バーストアドレス発生回路７は、アドレスバッファ３から供給されるカラムアドレスに拘わらず、連続して１ずつ増加したカラムアドレスを、カラムデコーダ１０へ供給する。例文帳に追加

That is, the burst address generating circuit 7 for test supplies column addresses increased continuously one by one to the column decoder 10 independently of a column address supplied from the address buffer 3. - 特許庁