4分加算器の英語

ＩＤＣＴ器３によりその周波数成分の差分値を空間領域に戻し，差分加算器４により空間領域での差分値と元の空間領域の値とを加算する。例文帳に追加

An IDCT device 3 returns the difference value of the frequency component to the spatial domain, a difference adder 4 adds the difference value in the spatial domain to an original value in the spatial domain. - 特許庁

誤差拡散装置３００Ｒは、誤差加算器１、最終誤差分割器２、誤差選択器３および切替制御器４を備える。例文帳に追加

The error diffusion device 300R is equipped with an error adder 1, a final error divider 2, an error selector 3, and a switching controller 4. - 特許庁

比較分周器４の分数分周比の分子値に１未満の値を加算若しくは減算する制御回路１０を設けた。例文帳に追加

The semiconductor device is provided with a control circuit 10 that adds or subtracts a value less than 1 to or from a numerator of a fractional number frequency division ratio of a comparison frequency divider 4. - 特許庁

8個の計測データは増幅器11、Ａ／Ｄ変換器12にて増幅、デジタル化された後、加算器36にて計測データを陰極側及び陽極側の素子4個分ずつ加算する。例文帳に追加

The eight measurement data are added up by four elements each on the cathode and anode sides by an adder 36 after they are amplified and digitized by an amplifier 11 and A/D converter 12. - 特許庁

加算器４の出力はフィールド間の内挿補間信号となり、減算器１１の出力は２フィールド差分信号となる。例文帳に追加

The output from the adder 4 becomes an interpolation signal between the fields, and the output from the subtractor 11 becomes a two-field differential signal. - 特許庁

また、乗算器１，２の後段には、加算器４，５が具備されており、これらの回路によって、複素数信号成分の相関演算を行うことができる。例文帳に追加

Moreover, adders 4, 5 are provided at a rear step of the multiplier 1, 2 to perform correlation computation of a complex number signal component by these circuits. - 特許庁

直交変調の同相成分信号ＸＩ、直交成分信号ＸＱがそれぞれ入力する無損失積分器１，２と、周波数シフト素子３と、加算器４，５と、損失積分器６，７と、周波数シフト素子８と、加算器９，１０とを備える。例文帳に追加

The complex quadratic band-pass filter includes: lossless integrators 1, 2 to which an in-phase component signal XI and a quadrature component signal XQ of quadrature modulation are respectively given; a frequency shift element 3; adders 4, 5; lossy integrators 6, 7; a frequency shift element 8; and adders 9, 10. - 特許庁

並列に接続された増幅器６−１〜６−ｎを有する装置において、分配回路４で分離したそれぞれ入力信号に、時分割スイッチング回路９で時分割したパイロット信号を加算器５−１〜５−ｎで加算して増幅器６−１〜６−ｎに入力する。例文帳に追加

In the amplifier system having amplifiers 6-1 to 6-n connected in parallel, address 5-1 to 5-n add pilot signals subjected to time division by a time division switching circuit 9 to respective input signals separated by a distribution circuit 4 and the amplifiers 6-1 to 6-n receive the resultant sum. - 特許庁