I/O areaとは 意味・読み方・使い方

The memory controller performs I/O to a storage area in the flash memory identified from the I/O destination information included in the I/O command from the storage controller.例文帳に追加

メモリコントローラは、ストレージコントローラからのＩ／Ｏコマンドが有するＩ／Ｏ先情報から特定される、フラッシュメモリ内の記憶領域に対してＩ／Ｏを行う。 - 特許庁

The macro 4 is combined with the area I/O 3 which is used therein and arranged at an arbitrary position thereof.例文帳に追加

そして、マクロ４は、マクロ４に用いるエリアＩ／Ｏ３と組み合され、その任意の位置に配設される。 - 特許庁

An I/O code memory area 41 stores variable length code data in units of macroblock.例文帳に追加

入出力用符号メモリ領域４１は、可変長符号データをマクロブロック単位で記憶する。 - 特許庁

A process A instructs an OS on an area where a request to an I/O device 1 is placed.例文帳に追加

プロセスＡがＩ／Ｏ装置への要求を置く領域をＯＳに指示する。 - 特許庁

To control deterioration of wiring workability even in a case of arranging area I/O in the internal region of a chip.例文帳に追加

チップの内部領域にエリアＩ／Ｏを配置しても配線性の低下を抑制すること。 - 特許庁

In the event of I/O, if a first physical storage device group which forms the basis of the physical storage devices is in a power saving state, then the controller performs I/O of a data element to/from the pool area corresponding to the logical area of the I/O destination, without canceling the power saving state of the first physical storage device group.例文帳に追加

コントローラは、Ｉ／Ｏのとき、論理記憶デバイスの基になっている第１の物理記憶デバイス群が省電力状態になっていれば、その省電力状態を解除することなく、Ｉ／Ｏ先の論理領域に対応するプール領域に対してデータ要素のＩ／Ｏを行う。 - 特許庁

To provide the more number of required pins in a small area by reducing the size of an I/O cell and the pitch thereof in a semiconductor integrated circuit device in which a plurality of I/O cells having a level shift circuit are arranged in an I/O region.例文帳に追加

レベルシフト回路を有する複数のＩ／ＯセルがＩ／Ｏ領域に配置された半導体集積回路装置において、Ｉ／Ｏセルのサイズ及びＩ／Ｏセルのピッチを縮小して、小面積で且つより多くの要求ピン数を持つようにする。 - 特許庁

With re-wirings 24 and 33 formed in a chip's outermost peripheral area, a pad 12a is connected to an I/O slot 11b even when an I/O cell requiring a good characteristics is assigned to the I/O slot 11b which corresponds to an uppermost layer standard pattern wiring 17.例文帳に追加

チップ最外周エリアに再配線２４、３３を形成することにより、最上層標準パターン配線１７に対応するＩ／Ｏスロット１１ｂに、良好な特性が必要なＩ／Ｏセルが割り当てられた場合にも、パッド１２ａとＩ／Ｏスロット１１ｂを接続することができる。 - 特許庁