L2 キャッシュの英語

To provide methods and apparatus for controlling a cache memory which may include an L1 cache memory, an L2 cache memory and/or further lower level cache memories.例文帳に追加

Ｌ１キャッシュメモリ、Ｌ２キャッシュメモリおよび／またはより下位のレベルキャッシュメモリを備え得るキャッシュメモリを制御するための方法ならびに装置を提供する。 - 特許庁

To improve the performance of a CPU by reducing unnecessary access to an L2 cache in an initial state or right after an L2 cache flush.例文帳に追加

初期状態/Ｌ２キャッシュフラッシュ直後で不要なＬ２キャッシュへのアクセスを減らし、ＣＰＵの処理能力を向上させる。 - 特許庁

When the lower level cache receives a cache operation (i.e., a store operation or a snooped kill) requiring invalidation of a program instruction in the L1 instruction cache, the L2 cache sends an invalidation transaction (e.g. icbi) to the instruction cache.例文帳に追加

下位レベル・キャッシュが、Ｌ１命令キャッシュの中のプログラム命令の無効化を要求するキャッシュ操作（即ち、記憶操作又はスヌープされたキル）を受け取ったとき、Ｌ２キャッシュは無効化トランザクション（例えば、ｉｃｂｉ）を命令キャッシュへ送る。 - 特許庁

SELF PREFETCHING L2 CACHE MECHANISM FOR DATA LINE例文帳に追加

データ・ラインのための自己プリフェッチＬ２キャッシュ機構 - 特許庁

The L2 cache is fully inclusive of both instructions and data.例文帳に追加

Ｌ２キャッシュは命令及びデータの双方を完全に含む。 - 特許庁

In a store-through type L1 data cache, each processing unit has a lower level (L2) cache.例文帳に追加

ストアスルー型Ｌ１データ・キャッシュにおいて、各々の処理ユニットは下位レベル（Ｌ２）キャッシュを有する。 - 特許庁

A status code indicating whether a processor core for holding an object address in an L1 cache memory exists or not is given to an L2 cache tag 22.例文帳に追加

対象アドレスをＬ１キャッシュメモリに保持するプロセッサコアが存在するか否かを示すステータスコードをＬ２キャッシュタグ２２に付す。 - 特許庁

To provide a mechanism for determining which data is to be evicted in the first place from an intermediate cache such as an L2 cache.例文帳に追加

Ｌ２キャッシュなどの中間キャッシュからどのデータをまずエビクトすべきかを判定する機構を提供する。 - 特許庁