MACRO-ARRAYとは 意味・読み方・使い方

A search macro block setting unit 11b sets a search macro block to a second image frame so as to be the same primary color pixel arrangement in a Bayer array formation as the primary color pixel arrangement in the Bayer array formation of the reference macro block set to the first image frame by the reference macro block setting unit 11a.例文帳に追加

探索マクロブロック設定部１１ｂは、基準マクロブロック設定部１１ａが第１画像フレームに設定した基準マクロブロックのベイヤ配列状の原色画素配置と同じベイヤ配列状の原色画素配置になるように第２画像フレームに対して探索マクロブロックを設定する。 - 特許庁

A hydrogen barrier layer 80 covers a capacitor 56, formed at an FeRAM macro 41 comprising the FeRAM cell array and a cell operation circuit part, extending as far as to the boundary which separates the FeRAM macro and logic part.例文帳に追加

水素バリヤ層８０が、ＦｅＲＡＭセルアレイとセル動作回路部とからなるＦｅＲＡＭマクロ４１に形成されているキャパシタ５６を覆って、ＦｅＲＡＭマクロとロジック部とを相互に分離する境界まで延在している。 - 特許庁

In one performing example of the system, the base station of the micro cell has a two-dimensional(2D) antenna array coexisting with the antenna of the macro cell.例文帳に追加

本発明の一実施例においては、マイクロセルの基地局は、マクロセルのアンテナと共存する二次元（２Ｄ）のアンテナアレイを有する。 - 特許庁

The macro program obtains the array location data 6 from the variable definition file 5, and sets it as a variable 11 for reference.例文帳に追加

マクロプログラムは、変数定義ファイル５から、配列位置データ６を取得して、参照用変数１１に設定する。 - 特許庁

The device is successively provided with a light source 1, the spatial optical modulating element 2, the macro-lens 3, an array 4 of two micro- lenses and a projecting lens 5.例文帳に追加

光源１と、空間光変調素子２と、マクロレンズ３と、２枚のマイクロレンズアレイ４と、投射レンズ５とを順次有する。 - 特許庁

A word line keeper circuit 13 added so as to reduce power consumption during stand-by by executing power supply separation between the memory cell array part 10 of SRAM Macro and a peripheral circuit part, is formed by commonly using a dummy element in the dummy element area 14 of the memory cell array part.例文帳に追加

SRAM Macroのメモリセルアレイ部１０と周辺回路部との電源分離を実施して待機時の消費電力を削減するために付加するワード線キーパー回路１３を、メモリセルアレイ部のダミー素子領域１４のダミー素子を共用して形成する。 - 特許庁

An SRAM macro 100 includes the normal operation mode for allowing an access to a plurality of memory cell array blocks and the power-down mode for floating bit lines BL and /BL of the plurality of memory cell array blocks.例文帳に追加

ＳＲＡＭマクロ１００は、複数のメモリセルアレイブロックに対してアクセスが可能な通常動作モードと、複数のメモリセルアレイブロックのビットラインＢＬ，／ＢＬをフローティングにするパワーダウンモードを備える。 - 特許庁

In a designing stage for automatic disposition and wiring, a wiring connection region 13 having a plurality of conductive patterns is formed preliminarily (designed and disposed), along the arrangement of connection wires 111, 121 of the gate array IC circuit 11 and the macro cell 12 to collectively guarantee connection between the IC circuit 11 and the macro cell 12.例文帳に追加

そこで、自動配置配線の設計段階において、ゲートアレイ集積回路１１とマクロセル接続端部１２の各接続配線１１１，１２１の配列に沿うように、導電パターンを複数有する配線接続領域１３を予め構成（設計配置）し、両者の接続をまとめて保証する。 - 特許庁