MOSFET inverterとは 意味・読み方・使い方

An MOSFET (MP4) is provided as a breaking means which cuts off the current path from an MOSFET (MP2) to a memory cell (MC1) according to the output signal of an output inverter (INV3).例文帳に追加

出力インバータ（ＩＮＶ３）の出力信号に基づいて、ＭＯＳＦＥＴ（ＭＰ２）からメモリセル（ＭＣ１）への電流パスを遮断するための遮断手段であるＭＯＳＦＥＴ（ＭＰ４）を設けた。 - 特許庁

The inverter device comprises a plurality of series circuits each composed of the IGBT serving as the upstream side along the application direction of a voltage, and the MOSFET serving as the downstream side; and the switching circuit 2 in which a mutual connecting point between the IGBT and the MOSFET in the series circuit is connected to a load.例文帳に追加

電圧の印加方向に沿って上流側となるＩＧＢＴおよび下流側となるＭＯＳＦＥＴの直列回路を複数有し、これら直列回路におけるＩＧＢＴとＭＯＳＦＥＴの相互接続点が負荷に接続されるスイッチング回路２を備えている。 - 特許庁

The input voltage regulating means 14 has a resistor 25 and an n-MOSFET 26 connected in series, and an inverter 27 connected between the connecting point of the resistor 25 and an n-MOSFET 26 and an input terminal 19 of the semiconductor integrated circuit device 11.例文帳に追加

前記入力電圧調整手段１４は直列接続された抵抗２５とｎ−ＭＯＳＦＥＴ２６と、抵抗２５とｎ−ＭＯＳＦＥＴ２６の接続点と半導体集積回路装置１１の入力端子１９との間に接続されたインバータ２７で構成されている。 - 特許庁

An inverter circuit 22 that connects in series a P-type MOSFET 18 and an N-type MOSFET 20 is connected in multistages, and the gates of the P-type MOSFETs 18 on the adjacent stages are connected and gates of the N-type MOSFETs on the adjacent stages are connected to configure a multistage output transistor.例文帳に追加

Ｐ型ＭＯＳＦＥＴ１８とＮ型ＭＯＳＦＥＴ２０を直列に接続したインバータ回路２２を多段に接続し、隣接する段のＰ型ＭＯＳＦＥＴ１８のゲート間を接続すると共に、隣接する段のＮ型ＭＯＳＦＥＴのゲート間を接続して多段出力トランジスタを構成する。 - 特許庁

In a half bridge type inverter, which is combined with an n- channel MOSFET and a p-channel MOSFET, by adding a capacitor, resistance, or both between gate and drain of the p-channel MOSFET, it is constituted that circuit oscillation nature at the time of turning on the power supply is improved, and the starting nature of the lighting equipment is raised.例文帳に追加

ｎチャネルＭＯＳＦＥＴとｐチャネルＭＯＳＦＥＴを組み合わせたハーフブリッジ型インバータにおいて，ｐチャンネルＭＯＳＦＥＴのゲート−ドレイン間にコンデンサあるいは抵抗あるいは両方を追加することにより、電源投入時の回路発振性を改善し、点灯装置の起動性を向上させる構成とする。 - 特許庁

The nonvolatile latch circuit comprises a complementary inverter circuit 107 in which an n-ype MFSFET 101 having a ferroelectric thin film at a gate section is combined with a p-type MOSFET 102; and a complementary inverter circuit 108 in which an n-type MFSFET 103 having a ferroelectric thin film at a gate section is combined with a p-type MOSFET 104.例文帳に追加

この発明は、ゲート部に強誘電体薄膜を有するＮ型ＭＦＳＦＥＴ１０１と、Ｐ型ＭＯＳＦＥＴ１０２とを組み合わせた相補型のインバータ回路１０７と、ゲート部に強誘電体薄膜を有するＮ型ＭＦＳＦＥＴ１０３と、Ｐ型ＭＯＳＦＥＴ１０４とを組み合わせた相補型のインバータ回路１０８と、を備えている。 - 特許庁

When the latch signal DTL is a high level, output terminals of the first and the second inverter circuits 6, 8 are short- circuited by third and fourth MOSFET 34, 36, also, the first and the second inverter circuits 6, 8 are separated from a power source and a ground by fifth to eighth MOSFET 38, 40, 42, 44.例文帳に追加

ラッチ信号ＤＴＬがハイレベルのときは、第３および第４のＭＯＳＦＥＴ３４、３６により第１および第２のインバータ回路６、８の出力端子は短絡され、また、第１および第２のインバータ回路６、８は、第５ないし第８のＭＯＳＦＥＴ３８、４０、４２、４４により電源およびグランドから分離される。 - 特許庁

In this dynamic flip-flop, an N-type MOSFET 5 controlled by an output signal MX of an inverter 2 and an N-type MOSFET 6 controlled by an output signal A of an inverter 4 are attached as switches for causing short-circuiting signals M and QX to be floated to a substrate.例文帳に追加

ダイナミックフリップフロップにおいて、フローティングとなる信号Ｍに及び信号ＱＸに基板に短絡させるスイッチとして、インバータ２の出力信号ＭＸで制御されるＮ型ＭＯＳＦＥＴ５及びインバータ４の出力信号Ｑで制御されるＮ型ＭＯＳＦＥＴ６を付ける構成とする。 - 特許庁