The fourth semiconductor layer 20 is etched into a mesa shape for a gate electrode 24, and has an end (etching surface) ED creating a stepped portion S against the third p-type semiconductor layer 18.例文帳に追加

第４の半導体層２０は、ゲート電極２４のためにメサ状にエッチングされ、第３の半導体層１８との間に段差部Ｓを生じさせる端部（エッチング面）ＥＤを有する。 - 特許庁

The upper clad layers 15a of the mesa structure part 19a includes a first region 151a arranged on the core layer 14a, and a second region 152a and a third region 153a arranged on the first region 151a in parallel.例文帳に追加

メサ構造部１９ａの上部クラッド層１５ａは、コア層１４ａ上に配置された第一領域１５１ａと、第一領域１５１ａ上に並んで配置された第二領域１５２ａ及び第三領域１５３ａとを含む。 - 特許庁

In an element manufactured in a third crystal growing stage, a dopant is diffused from the p-type cap layer 109 to the p-side clad layer 105, resulting in a clad layer 114 forming a part of the p-side clad layer 105 directly under a mesa clad layer 107 is a p-type one and the clad layer 105 locating around it forms an undoped structure.例文帳に追加

３回の結晶成長により作製された素子は、ｐ型キャップ層１０９からのドーパントの拡散により、ｐ側のクラッド層１０５において、メサ部クラッド層１０７の直下に位置するクラッド層１０５の一部であるクラッド層１１４がｐ型で、その周辺に位置するクラッド層１０５がアンドープの構造となる。 - 特許庁

A buried layer 111 which contributes to the constriction of a current is provided on each side 131b of a mesa stripe 131a, at least, composed of a first conductivity-type first clad layer 103, an active layer 103, and a second conductivity- type second clad layer 107, and a second conductivity-type third clad layer 121 is provided on all the surface.例文帳に追加

少なくとも第１導電型の第１クラッド層１０３、活性層１０５および第２導電型の第２クラッド層１０７からなるメサストライプ部１３１ａの両側１３１ｂに電流狭窄に寄与する埋め込み層１１１が設けられ、その上に全面に第２導電型の第３クラッド層１２１が設けられている。 - 特許庁