accumulator bitとは 意味・読み方・使い方

Thus, double-precision calculation is performed without unnecessarily increasing a bit width of the adder 123 and the accumulator 131.例文帳に追加

従って、加算器１２３およびアキュムレータ１３１のビット幅を不要に増加させることなく、倍精度演算を実行することができる。 - 特許庁

The dedicated and general register banks of an N-bit data processing register, a selector, a multiplier and an accumulator are provided or used.例文帳に追加

Ｎビットデータ処理レジスタの専用および一般レジスタ・バンク、セレクタ、乗算器およびアキュムレータが具備ないし使用される。 - 特許庁

The method comprising the steps of determining an error value of a sample rate, obtaining an updated accumulator value based on said error value E_s at a decimated sample rate, and generating an appropriate rate command and changing said accumulator value at the decimated rate based on the updated accumulator value, may be adapted for either adaptive pointer management or bit stuffing.例文帳に追加

サンプル速度の誤差値を決定するステップと、デシメートされたサンプル速度の前記誤差値Ｅ_sに基づいて最新の累算器値を得るステップと、前記最新の累算器値に基づいて適切な速度指令を生成し、かつデシメートされた速度の前記累算器値を変更するステップによる方法は、アダプタポイント管理又はビットスタッフィングのいずれかに適応させることができる。 - 特許庁

At executing of variable length encoding based on an individual parameter by each sub-block of multilevel picture data, this encoder successively shifts a quantized value to the right by each bit by each bit shifter 502 and accumulates them by an accumulator 503 to calculates the variable length encoding quantity of each parameter.例文帳に追加

多値画像データのサブブロック毎に個別のパラメータに基づいて可変長符号化する際に、サブブロック毎に、量子化値を各ビットシフタ５０２で順次１ビットずつ右シフトして累算器５０３で累算することにより、パラメータ毎の可変長符号量を算出する。 - 特許庁

The analog value, corresponding to the bit group on the lower side and the analog value partially divided by the resistors R6, R7, are inputted into a weighted accumulator 31 to assign weights to the analog value corresponding to the bit group on the lower side by 1/256, and are added to the analog value partially divided by the resistors R6, R7.例文帳に追加

下位側のビット群に対応するアナログ値と抵抗Ｒ６，Ｒ７により分圧されたアナログ値とは加重加算器３１に入力され、下位側のビット群に対応するアナログ値に（１／２５６）の重みが付けられるとともに、抵抗Ｒ６，Ｒ７により分圧されたアナログ値に加算される。 - 特許庁

The accumulator 16 summates the sum D17 and outputs a parity pit D18 obtained as a result as a parity bit p of a code word c via a selector 17.例文帳に追加

アキュムレータ１６は、その和D17を積算し、その結果得られる和D１７を符号語ｃのパリティビットｐとして、セレクタ１７を介して出力する。 - 特許庁

An adder 8 and a delay device 10 constitute a 9-bit accumulator, output of an adder 2 is inputted and output of 3-input NAND gate 30 is connected with the remaining least significant bit input.例文帳に追加

加算器８と遅延器１０は、９ビットのアキュムレータを構成し、加算器２の出力が入力され、残りの最下位ビット入力には３入力ＮＡＮＤゲート３０の出力が接続される。 - 特許庁