activation of a gateとは 意味・読み方・使い方

In the pull-up driving circuit 21, the gate of a transistor Q3 that charges the gate of the transistor Q1 is charged in accordance with the activation of an output signal G_k-1 of the preceding stage, and the voltage is increased by a capacitive element C2.例文帳に追加

プルアップ駆動回路２１において、トランジスタＱ１のゲートを充電するトランジスタＱ３のゲートは、前段の出力信号Ｇ_k-1の活性化に応じて充電され、さらに容量素子Ｃ２によって昇圧される。 - 特許庁

To provide a semiconductor device and a manufacturing method therefor in which a metal salicide layer is suitably formed on the surface of a gate electrode to realize low resistance of the gate electrode, related to the semiconductor device in which Ge is introduced to the gate electrode of a PMOS transistor to improve activation rate of B.例文帳に追加

ＰＭＯＳトランジスタのゲート電極中にＧｅを導入してＢの活性化率を高めた半導体装置において、ゲート電極の表面に金属サリサイド層を好適に形成してゲート電極の低抵抗化を実現した半導体装置とその製造方法を提供する。 - 特許庁

The power consumption of each group in the noticing logic gate is calculated by applying the total sum of the capacity, power supply voltage, clock frequency and the activation ratio for every group in consideration of influence of tr/tf of a signal to be inputted in the noticing logic gate or an individual gate inside the noticing gate and the total sum is defined as the power consumption of the noticing logic gate 105.例文帳に追加

着目論理ゲート，またはその内部の個別ゲートに入力される信号のｔｒ／ｔｆの影響を考慮して，グループ毎に，容量の総和，電源電圧，クロック周波数，並びに活性化率を適用して着目論理ゲート内の各グループの消費電力を計算し，その総和を着目論理ゲートの消費電力とする。 - 特許庁

The method includes a step (S1) of dividing gate signals line into a plurality of groups having the same interval and a step (S2) of repeatedly inverting a polarity of each frame according to activation of gate signal lines of each group in response to the shift polarity inversion control signal.例文帳に追加

ゲート信号ラインを各々同じ間隔を有する複数のグループに区分するステップ（Ｓ１）と、シフト極性反転制御信号に応答した各グループのゲート信号ラインの活性化に従って各フレームの極性を反転させる処理過程を繰返し実施するステップ（Ｓ２）とを有する。 - 特許庁

An FD-SOI having a thin-film buried oxide film layer is used, a lower-layer semiconductor region of the thin-film buried oxide film layer serves as a back gate, and in a logic circuit block, a voltage of the back gate is controlled from outside the block for a logic circuit with a light load in accordance with block activation.例文帳に追加

薄膜埋め込み酸化膜層を持つＦＤ−ＳＯＩを使用し、薄膜埋め込み酸化膜層の下層半導体領域をバックゲートとし、論理回路ブロックにおいてブロック中の負荷の軽い論理回路にはバックゲートの電圧をブロック活性化に合わせてブロック外から制御する。 - 特許庁

A control circuit inputs data to the second buffer by control of the data transfer gate without inputting data to the first buffer by control of the data capturing gate in accordance with a time from activation of a write-enable signal to change of a data mask signal.例文帳に追加

制御回路は、ライトイネーブル信号が活性化してからデータマスク信号が変化するまでの間の時間に応じて、データ取り込みゲートの制御により第１のバッファにデータを入力せず、かつデータ転送ゲートの制御により第２のバッファにデータを入力する。 - 特許庁

In the switching power supply device, an integrated circuit comprising a resistance element 24 and a capacitor 25 is arranged between a control winding 12c of a transformer 12 and a gate of FET 11 which is the main switching element, so that the gate voltage of the FET 11 can rise slowly, resulting in FET 11 activation being delayed.例文帳に追加

このスイッチング電源装置では、トランス１２の制御巻線１２ｃと主スイッチング素子であるＦＥＴ１１のゲートとの間に、抵抗素子２４およびコンデンサ２５からなる積分回路を設け、ＦＥＴ１１のゲート電圧の立上がりをなまらせて、ＦＥＴ１１がオンするのを遅延させる。 - 特許庁

When activation annealing is performed to a source region 14 and a drain region 15 of a polysilicon layer 11, the amount of hydrogen can be reduced in diffusing from the second gate insulating film 17 to a channel region 13 of the polysilicon layer 11.例文帳に追加

ポリシリコン層11のソース領域14およびドレイン領域15の活性化アニールの際に、第２ゲート絶縁膜17からポリシリコン層11のチャネル領域13へと拡散する水素量を低減できる。 - 特許庁