the four basic operations of arithmetic, called addition, subtraction, multiplication and division発音を聞く 例文帳に追加

加減乗除の計算 - EDR日英対訳辞書

an arithmetic operation that includes addition, subtraction, multiplication and division発音を聞く 例文帳に追加

加減乗除を組み合せた演算 - EDR日英対訳辞書

the four basic functions of arithmetic, consisting of addition, subtraction, multiplication and division発音を聞く 例文帳に追加

足し算と引き算とかけ算と割り算 - EDR日英対訳辞書

four operations in arithmetic, that is, addition, subtraction, multiplication, and division発音を聞く 例文帳に追加

加減乗除という計算における4つの処理のこと - EDR日英対訳辞書

Arithmetic multiplication, division and remainder (`%' is the remainder発音を聞く 例文帳に追加

代数的な乗算・除算・剰余演算を行う - JM

To quicken division arithmetic processing for quantization processing.例文帳に追加

量子化処理のための除算演算処理の高速化を図る。 - 特許庁

ORIGINAL DIVISION ARITHMETIC CIRCUIT ON GALOIS FIELD例文帳に追加

ガロア体上の元の除算演算回路 - 特許庁

To provide a division device capable of performing a high speed arithmetic operation with a simple constitution.例文帳に追加

構成が簡単でかつ高速演算が可能な除算装置を提供する。 - 特許庁

DIVISION PROCESSING MANAGEMENT DEVICE, DIVISION PROCESSING MANAGEMENT SYSTEM, ARITHMETIC PROCESSING EXECUTION SYSTEM AND DIVISION PROCESSING MANAGEMENT METHOD例文帳に追加

分割処理管理装置及び分割処理管理システム及び演算処理実行システム及び分割処理管理方法 - 特許庁

During the multiplication operation, X is shifted to left by the arithmetic shift sv and during the division operation, X is shifted to right by the arithmetic shift sv in a hardware circuit area (80).例文帳に追加

乗算時には、ハードウェア回路領域（８０）中で、Ｘをｓｖ桁左にシフトし、除算時には、Ｘをｓｖ桁右にシフトする。 - 特許庁

Then, the repetition processing of the division and remainder arithmetic operation is executed only by the set number of times of processing loop by an ALU 811 in an arithmetic part 8.例文帳に追加

（４）演算部８内のＡＬＵ８１１により、設定された処理ループ回数だけ除算および剰余演算の繰り返し処理を実行する。 - 特許庁

a higher division of the curriculum in a medieval university involving arithmetic and music and geometry and astronomy発音を聞く 例文帳に追加

算術、音楽、幾何学、天文学を含む中世の大学のカリキュラムのより高等な学科 - 日本語WordNet

Division of corresponding pixels in images Ga and Gb is performed to generate an image Gc representing the arithmetic result.例文帳に追加

そして、画像Ｇａ、Ｇｂで対応する各画素を除算して、演算結果を表す画像Ｇｃを生成する。 - 特許庁

To perform a perspective conversion at a high speed by approximation of division by a lower cost arithmetic.例文帳に追加

除算をより演算コストの低い演算により近似することで透視変換を高速化することにある。 - 特許庁

As a result, the arithmetic result of the second place of decimal is acquired (the second unit division operation).例文帳に追加

これにより小数第二位の演算結果が得られる（２回目の単位除算動作）。 - 特許庁

To provide a division device for which arithmetic accuracy is improved and a circuit scale is reduced.例文帳に追加

演算精度が高く、かつ回路規模を小さくすることが可能な除算装置の実現を課題とする。 - 特許庁

Since a denominator in the case of division becomes a large value, the occurrence of the arithmetic error is prevented.例文帳に追加

除算の際の分母が大きな値となるため、演算エラーが生じることが防止される。 - 特許庁

Then, division for averaging is done in two steps, and the first half provides division with a power of two as a divisor to be performed by a bit shift arithmetic unit 70.例文帳に追加

ここで、平均化のための除算を２回に分け、前半は、ビットシフト演算器７０による、２のべき乗を除数とする除算を行う。 - 特許庁

A division arithmetic circuit 1 turns a Y operand to a dividend and a Z operand to a divisor and executes a floating point arithmetic operation in the case that an instruction code inputted from the outside indicates a floating point division instruction.例文帳に追加

除算演算回路１は、外部から入力された命令コードが浮動小数点除算命令を示す場合に、Ｙオペランドを被除数、Ｚオペランドを除数として浮動小数点演算を実行する。 - 特許庁

In this case, the arithmetic result of division, when not an integer is rounded into an adjacent integer through the operation and thus the division of an arithmetic expression is all approximated with shift operation instead to simplify and speed up the process.例文帳に追加

その場合、演算において、除算による演算結果が整数でないときは近隣の整数に丸め込み、演算式の除算をすべてシフト演算によって近似代用するようにして、処理の簡素化と高速化を図る。 - 特許庁

A multiplexer 108 uses the pixel division count value from a pixel division counter 110 and the clock signal VCK multiplied by the multiplier 109 to apply time division multiplex processing to the R, G, B signals from the arithmetic section 107.例文帳に追加

マルチプレクサ１０８は、画素分割カウンタ１１０からの画素分割カウント値、および、逓倍器１０９により逓倍されたクロック信号ＶＣＫを用いて、演算部１０７からのＲ、Ｇ、Ｂ信号を時分割多重する。 - 特許庁

The correlation arithmetic results are sequentially stored in prescribed addresses of a random access memory 31, arithmetic circuits 32, 33 read the stored data and process the data to apply correlation arithmetic operations to division codes A, B and a filter output is obtained on the basis of the arithmetic results.例文帳に追加

この相関演算結果をランダムアクセスメモリ３１の所定番地に順次記憶し、記憶データを読み出して演算回路３２，３３で処理して、分割符号Ａ及びＢとの相関演算を行い、これら演算結果に基づいてフィルタ出力を得る。 - 特許庁

The texture coordinate generator is configured to compute a final texture coordinate using an arithmetic operation exclusive of a division operation.例文帳に追加

テクスチャ座標ジェネレータは、除算演算を除く算術演算を使用して最終テクスチャ座標を計算するように構成される。 - 特許庁

To provide an arithmetic unit and a program for shortening an operation time required for division processing without making it necessary to provide any special circuit.例文帳に追加

特別な回路を必要とせずに除算処理にかかる演算時間を短縮させた演算装置及びプログラムを提供すること。 - 特許庁

To provide a calculator and a calculating method performing non- restoration radix - 2 division and a square root arithmetic algorithm.例文帳に追加

非復元基数−２割り算及び平方根演算アルゴリズムを行う計算装置および計算方法を提供する。 - 特許庁

To attain either division arithmetic processing of a characteristic P or a characteristic 2, without having to increase the circuit scale by eliminating the limit of divisors.例文帳に追加

除数の制限がなく、標数Ｐと標数２の何れの除算演算処理も回路規模を増加させずに実現できるようにする。 - 特許庁

To realize both division arithmetic processings of characteristic P and of characteristic 2 without increasing the circuit scale and without limiting divisors.例文帳に追加

除数の制限がなく、標数Pと標数２の何れの除算演算処理も回路規模を増加させずに実現できるようにする。 - 特許庁

Either a division border process or a share process in the unit of pictures is implemented so as to thereby reduce the required arithmetic amount.例文帳に追加

ピクチャ単位で分割境界処理か割り振り処理のどちらか一方のみを行ない、これにより必要な演算量を少なく抑えることができる。 - 特許庁

Thus, a normal coefficient S is calculated by simple processing without using division or 0.5th power arithmetic operation so that this random number generator can be realized in a small device scale.例文帳に追加

正規化係数Ｓを除算および０．５乗演算を使用せずに簡単な処理で求めるために小さな装置規模で実現できる。 - 特許庁

The frequency divider circuit 22 applies frequency division to the received signal so as to generate a new window signal, which is fed to an IFFT arithmetic section 13.例文帳に追加

分周回路２２は、供給された信号を分周することにより、新たな窓信号を生成し、IFFT演算部１３に供給する。 - 特許庁

To attain either a division arithmetic processing of a characteristic P or a characteristic 2, without having to increase the circuit scale by eliminating the limit of divisors.例文帳に追加

除数の制限がなく、標数Ｐと標数２の何れの除算演算処理も回路規模を増加させずに実現できるようにする。 - 特許庁

The control circuit 7 repeatedly executes each counter process in a time division manner, using an arithmetic circuit 70.例文帳に追加

制御回路７は、１つの演算回路７０によって各カウンタ処理を時分割で且つ繰り返して行う。 - 特許庁

The arithmetic section 34 applies an arithmetic operation to the transmission data divisions outputted from the transmission data division section 30 and a plurality of the error correction code generating data corresponding to the transmission data divisions.例文帳に追加

演算部３４は、伝送データ分割部３０より出力された分割伝送データと、対応する複数の誤り訂正符号生成データとを演算する。 - 特許庁

By contriving the division of the divisor, the calculation of the mantissa part is performed by making the divisor be in common as much as possible in a division ROM 1 and a linear arithmetic interpolation circuit 2 as well.例文帳に追加

さらに除数の区分けを工夫することにより、仮数部の計算も除算ＲＯＭ１と線形補間演算回路２とで、徐数をできるだけ共通化して行う。 - 特許庁

To realize a divider where a division arithmetic processing speed is improved and selection device therefor and also to correspond to the division of an optional bit number of effective dividend and a divisor.例文帳に追加

除算演算処理速度を向上させることが可能な除算器およびその選択装置を実現し、また任意のビット数の有効被除数、除数の除算に対応可能にする。 - 特許庁

The arithmetic processor performs division processing by the distance-related value by multiplication processing using the first operation part and division processing using the second operation part.例文帳に追加

演算処理装置は、第１の演算部を用いた乗算処理と、第２の演算部を用いた除算処理と、によって、距離関連値による除算処理を実行する。 - 特許庁

A GPS (global positioning system) satellite signal as a sort of CDMA (code division multiple access) signals and a replica code of the GPS satellite signal are used to perform correlative arithmetic operation of a reception signal receiving the GPS satellite signal.例文帳に追加

ＣＤＭＡ（Code Division Multiple Access）信号の一種であるＧＰＳ（Global Positioning System）衛星信号と、ＧＰＳ衛星信号のレプリカコードとを用いて、ＧＰＳ衛星信号を受信した受信信号の相関演算を行う。 - 特許庁

An amplification part 106 receives and amplifies the output of the arithmetic part 105 with an amplification factor predetermined, corresponding to the voltage division ratio of a signal voltage division part 102 to restore the output to the level of the input signal and output the restored signal.例文帳に追加

増幅部１０６は、演算部１０５の出力を受け付けて、信号分圧部１０２の分圧比に対応して定められた増幅率で演算部１０５の出力信号を増幅して入力信号のレベルに回復して出力する。 - 特許庁

A data transmitting and receiving system 1 generates a plurality of division keys, by dividing identification keys unique into nodes A, B by a predetermined division number, and selects a predetermined division key as a division key for decision making, based on a predetermined arithmetic result to generate a division key for decision making which is much less in data amount than for a conventional identification key, while maintaining uniqueness.例文帳に追加

データ送受信システム１では、ノードA，Bの固有の識別キーを所定の分割数で分割して複数の分割キーを生成し、所定の演算結果を基に所定の分割キーを判定用分割キーとして選択することで、一意的を保ちつつ、従来の識別キーに比して格段的にデータ量が少ない判定用分割キーを生成できる。 - 特許庁

The light or radiation imaging apparatus is provided with an arithmetic section 37 for executing arithmetic operations by using each voltage signal of digital time division signals converted by an A/D converter 4, and the arithmetic section 37 subtracts voltage signals of all offset signals from voltage signals of all principal signals in each voltage signal of the digital time division signals converted by the A/D converter 4.例文帳に追加

Ａ／Ｄ変換器４で変換されたデジタルの時分割信号の各電圧信号を用いて、演算を行う演算部３７を備え、この演算部３７は、Ａ／Ｄ変換器４で変換されたデジタルの時分割信号の各電圧信号において、全ての主信号の電圧信号から全てのオフセット信号の電圧信号を減算する。 - 特許庁

As to an SIMD type microprocessor including an arithmetic logical arithmetic unit and a register for storing the arithmetic result, and having a plurality of processor elements for performing processing in a status that the register is divided, this data processing method is characterized to set data by the division units of the register based on the arrangement of processor elements and the division of the register.例文帳に追加

本発明のデータ処理方法は、算術論理演算器と演算結果を保持するレジスタを含み前記レジスタが分割された状態で処理を行い得るプロセッサエレメントを、複数持つＳＩＭＤ型マイクロプロセッサにおいて、プロセッサエレメントの配置、及びレジスタの分割に基づいて、レジスタの分割単位にデータを設定することを特徴とする。 - 特許庁

A multi-variable transmitter which inputs a plurality of physical quantity signals detected by a process to execute arithmetic processing has a microprocessor means which executes processing for obtaining data from a sensor at each time and executes the arithmetic processing in a time-division manner.例文帳に追加

プロセスより検出される複数の物理量信号を入力して演算処理を実行する多変数伝送器において、センサからのデータ取得処理を毎回実行すると共に、前記演算処理を時分割的に実行するマイクロプロセッサ手段を備えたことを特徴とする多変数伝送器。 - 特許庁

In the case that the dividend and the divisor respectively corresponding to the Y operand and the Z operand are not stored in the cache memory 3, the cache control circuit 2 stores an arithmetic result by the division arithmetic circuit 1 as the quotient in the cache memory 3 corresponding to the dividend and the divisor.例文帳に追加

キャッシュ制御回路２は、Ｙオペランド及びＺオペランドにそれぞれ対応する被除数、除数がキャッシュメモリ３に記憶されていない場合には、除算演算回路１による演算結果を商として、当該被除数、除数と対応付けてキャッシュメモリ３に記憶させる。 - 特許庁

To reduce the necessay program capacity and to enhance real time characteristics of an arithmetic processing when a program is arranged in an external memory in a microcomputer to perform a real number arithmetic processing, an integer division processing and a bit data processing by subroutines.例文帳に追加

サブルーチンによって実数演算処理と整数除算処理とビットデータ処理とを行うマイクロコンピュータにて、プログラム容量を低減すると共に、外部メモリにプログラムを配置した場合の演算処理のリアルタイム性を向上させる。 - 特許庁