clock phase shifterとは 意味・読み方・使い方

The clock outputted from the phase shifter 4 is inputted to a filter 5 which passes only a necessary frequency band.例文帳に追加

移相器４から出力されたクロックは濾波器５に入力され、濾波器５で必要な周波数帯域のみが通過させられる。 - 特許庁

The system comprises a clock phase shifter 85 that is controlled so that a converter can operate at the optimum sampling time interval with respect to interference noise.例文帳に追加

クロック位相シフタ８５を備え、干渉雑音に対して最適なサンプリング時間間隔でコンバータが動作できるように制御される。 - 特許庁

The phase shifter comprises a device to generate multiple sampling clock phases and a multiplexer 82 that is connected to multiple phase inputs to select the optimum clock phase, and operates the analog/digital converter by selecting one of the optimum clock phase.例文帳に追加

この位相シフタは、複数のサンプリングクロック位相を生成するための装置と、最適なクロック位相を選択するために複数の位相入力に接続されるマルチプレクサ８２とを備え、最適なクロック位相を１つ選択しアナログ／デジタルコンバータを動作させる。 - 特許庁

Then, by an LPPWindow producing circuit 53, a phase comparator 61, an AC phase shifter 62 and a PLL circuit 63, the phase of the wobbling pulse is fitted into the phase of the prepit and outputted as the recording or reproducing clock.例文帳に追加

そして、ＬＰＰＷｉｎｄｏｗ生成回路５３，位相比較器６１，ＡＣ位相シフタ６２及びＰＬＬ回路６３で、ウォブリングパルスの位相をプリピットの位相に合わせ込み、これを記録或いは再生クロックとして出力する。 - 特許庁

According to the present invention, the sum signal, the difference signal, a reference clock signal, and a signal obtained by phase-shifting the reference clock signal 90 degrees by the phase shifter are multiplied, and baseband-converted, thereby obtaining an I-Q signal.例文帳に追加

従来は、和信号と差信号の積、並びに和信号を移相器が９０°移相させた信号と差信号の積を算出することにより相関検波していた。 - 特許庁

Furthermore, as a phase shifter is provided at an output part of a complex multiplier of an adaptive matching filter, the phase of signal can be matched with the phase of decision data signal to ensure ideal synthesis which is less apt to be affected by clock.例文帳に追加

また、適応整合フィルタの複素乗算器の出力部に移相器を設けた結果、信号の位相を判定データ信号の位相に一致させることで、クロックの影響を受けづらい理想的な合成を行うことが可能となる。 - 特許庁

In the multiscreen display device, a pixel clock 107 output from a phase shifter 5 which matches the phase of a pixel clock 106 generated by a PLL 4 with data of a digital video signal reproduced by a digital interface receiver circuit 1 is used as the pixel clock of a digital interface transmitter circuit 2.例文帳に追加

ＰＬＬ４で生成された画素クロックをデジタルインターフェースレシーバ回路１で再生されたデジタル映像信号１０１のデータに位相を合わせる移相器５により出力される画素クロック１０７をデジタルインターフェーストランスミッタ回路２の画素クロックとして用いる。 - 特許庁

A switching power supply circuit 10A includes a power transistor 11, a switching control circuit 12, an oscillator 13, a clock synchronization circuit 14, a clock switch 15, a clock input/output terminal 16, a clock phase shifter circuit 17, and a setting terminal 18.例文帳に追加

スイッチング電源回路１０Ａが、パワートランジスタ１１と、スイッチング制御回路１２と、発振器１３と、クロック同期回路１４と、クロック切替器１５と、クロック入出力端子１６と、クロック位相シフト回路１７と、設定端子１８を具備する。 - 特許庁