common-drain circuitとは 意味・読み方・使い方

A characteristics evaluation element 1 is provided with an inverter circuit, which comprises one or more semiconductor devices, consisting of semiconductor circuits, such as a PMOS FET 10 and an NMOS FET 20 having at least a part of a measurement pad in common, and uses a common pad 13 for gate and a common pad 14 for drain made to be in common.例文帳に追加

特性評価用素子１に、２つ以上の半導体素子によって構成され、少なくとも一部の測定用パッドを共用化した半導体回路、例えば、ＰＭＯＳ型ＦＥＴ１０及びＮＭＯＳ型ＦＥＴ２０によって構成され、ゲート用共用パッド１３及びドレイン用共用パッド１４を共用化したインバータ回路を設ける。 - 特許庁

That is, gates of a transistor M1 and a transistor M2 are mutually connected in common, the gate of the transistor M1 and drain are connected in common, the transistor M1 is grounded through a resistance R1, and a source of the transistor M2 is directly grounded to constitute a reverse wide mirror current mirror circuit.例文帳に追加

すなわち、トランジスタＭ１とトランジスタＭ２のゲートが互いに共通接続され、トランジスタＭ１のゲートとドレインは共通接続され、且つ、トランジスタＭ１は抵抗Ｒ１を介して接地され、トランジスタＭ２のソースは直接接地されて、逆ワイドラーカレントミラー回路を構成している。 - 特許庁

The detector circuit is connected to a common connection point, thereby to detect a high frequency signal which has been output from the drain terminal of the field effect transistor 131 and to apply detection voltage with the potential at the common connection point as reference to the gate terminals of the field effect transistors 131, 132.例文帳に追加

検波回路は共通接続点に接続され、電界効果トランジスタ１３１のドレイン端子から出力された高周波信号を検波し、共通接続点の電位を基準とした検波電圧を電界効果トランジスタ１３１、１３２のゲート端子に印加する。 - 特許庁

The sampling circuit comprises a thin-film transistor and has a gate electrode (72) in common, and an image signal line electrically connected with source and drain contains a superposition part with the gate electrode.例文帳に追加

サンプリング回路は、薄膜トランジスタから構成されると共に、ゲート電極（７２）を共用で有し、ソース又はドレインに電気的に接続されている画像信号線は、ゲート電極と重畳部分を含む。 - 特許庁

The current mirror circuit 21 is constituted by inserting a resistance element 22 of which the resistance value R1 is determined in order to obtain desired current characteristics between a drain of a FET 1 and gates of FETs 1 and 2 connected in common.例文帳に追加

ＦＥＴ１のドレインと共通に接続されるＦＥＴ１及び２のゲートとの間に、所望の電流特性を得るために抵抗値Ｒ１が定められる抵抗素子２２を挿入してカレントミラー回路２１を構成する。 - 特許庁

A characteristic improvement circuit 10 composed of a passive circuit comprising a capacitor 5, a resistor 6 and an inductor 7, and of a common source drain FET 8 connected to the passive circuit is connected between input matching circuits 2 and 3 for an amplification nonlinear amplifier element (FET1).例文帳に追加

増幅用の非線形増幅素子（ＦＥＴ１）の入力整合回路２、３の間に、キャパシタ５、抵抗６、インダクタ７からなる受動回路と、この受動回路に接続されているソース、ドレイン接地のＦＥＴ８とから構成されている特性改善回路１０を接続する。 - 特許庁

Although a serious line defect appears on a picture display in the case the interlayer short circuit takes place between the drain wire and the shield common electrode, the line defect can be repaired or made to disappear by cutting off both sides of the slit on which the short circuit has taken place with the laser repair etc. and separating the place where the short circuit has taken place.例文帳に追加

ドレイン配線とシールド共通電極との層間ショートが発生した場合、画面表示上は重大な線欠陥となるが、ショート発生部のスリットの両脇をレーザーリペア等で切断し、ショート箇所を分離することで、線欠陥をリペア・消滅することができる。 - 特許庁

To provide a TFT array substrate in which an interlayer short circuit part is separated with laser repair etc. even when interlayer short circuit takes place between a shield common electrode and a drain wire due to a process factor in a lateral electric field type liquid crystal display device.例文帳に追加

横方向電界方式の液晶表示装置において、プロセス要因によるシールド共通電極とドレイン配線の層間ショートが発生しても、レーザーリペア等で層間ショート部を分離することが出来るＴＦＴアレイ基板を提供する。 - 特許庁