error rate measuring apparatusとは 意味・読み方・使い方

A BER(bit error rate) processing part 1 of this measuring apparatus takes in a carrier wave transmitted from an apparatus mounted on a vehicle, from an antenna 11, performs signal processing, and calculates BER.例文帳に追加

ＢＥＲ（ＢＥＲ：Bit Error Rate）処理部１は、車載機から送信された搬送波をアンテナ１１から取り込んで信号処理をしＢＥＲを算出する。 - 特許庁

ERROR RATE MEASURING APPARATUS AND OPTIMUM CLOCK PHASE DETECTION METHOD THEREFOR例文帳に追加

誤り率測定器及び誤り率測定器の最適クロック位相検出方法 - 特許庁

ERROR RATE MEASURING APPARATUS AND METHOD, AND REPRODUCING DEVICE OF DISC-LIKE RECORDING MEDIUM例文帳に追加

エラーレート測定装置及びエラーレート測定方法、並びにディスク状記録媒体再生装置 - 特許庁

To provide a bit error rate measuring method and a measuring apparatus which can grasp the position of a vehicle with high precision and eliminate the moving limitation of the vehicle.例文帳に追加

車両の位置を高い精度で把握し、車両の移動の制限を無くし得るビットエラーレート測定方法及び測定装置を提供する。 - 特許庁

To provide a code error rate measuring apparatus capable of automatically adjusting a measurement condition in the case of measuring a code error rate of a circuit to be measured for outputting a signal on the basis of a clock signal.例文帳に追加

クロック信号に基づいて信号を出力する被測定回路の符号誤り率の測定に際して、測定条件の自動調整が可能な符号誤り率測定装置を提供する。 - 特許庁

To provide an error rate measuring apparatus for obtaining an error rate in an ECC block by error correction coding using byte data arranged only one-dimensionally.例文帳に追加

１次元のみに配置されたバイトデータを用いた誤り訂正符号化によるＥＣＣブロックにおいても、エラーレートを得ることを可能にするエラーレート測定装置の提供を目的とする。 - 特許庁

To provide: a synchronization circuit in which, even when a pattern including an error different from a specific pattern is received, without researching the specific pattern, operation similar to that at the time of synchronization can be continued; an error rate measuring apparatus; a synchronization method; and an error rate measuring method.例文帳に追加

本発明は、特定パターンと異なるエラーを含むパターンを受信しても、特定パターンの再サーチを行なわず、同期がとれていたときと同じような動作を継続する同期確立回路、誤り率測定装置、同期確立方法及び誤り率測定方法の提供を目的とする。 - 特許庁

To provide an error rate measuring apparatus provided with an automatic search circuit by which the unrequired measurement of an error rate can be eliminated and the time required for detecting the optimum phase of a clock minimum in the error rate can be shortened, and to provide an optimum clock phase detection method therefor.例文帳に追加

本発明の課題は、不必要な誤り率の測定を省略して、誤り率が最小となるクロックの最適位相を検出するまでの時間を短縮することが可能なオートサーチ回路を備える誤り率測定器及び誤り率測定器の最適クロック位相検出方法を提供することである。 - 特許庁