frequency control bitとは 意味・読み方・使い方

In the first DA conversion section 302, a lower bit control section 330 performs a frequency dividing operation and selects a low-order current source cell 533 of a weighting current value using a 1/2^k frequency-divided clock.例文帳に追加

第１ＤＡ変換部３０２において、下位ビット制御部３３０は、分周動作を行ない１／２＾ｋ分周クロックを使用して重付け電流値の下位電流源セル５３３を選択する。 - 特許庁

The multiplier 2 outputs the high-order M-bit data of the video data having been multiplied by the multiplication coefficient (n) and the retention pulse frequency control circuit 23 multiplies the retention pulse frequency by 1/n.例文帳に追加

乗算器２１は、乗算係数ｎが乗じられた後の映像データの上位Ｍビットのデータを出力し、維持パルス周波数制御回路２３は維持パルス周波数を１／ｎ倍にする - 特許庁

A low order bit control unit 330 performs a frequency-dividing operation, and selects a low-order current source cell 533 of a weighted current value by using a (1/2)^k frequency-division clock.例文帳に追加

下位ビット制御部３３０は、分周動作を行ない１／２＾ｋ分周クロックを使用して重付け電流値の下位電流源セル５３３を選択する。 - 特許庁

In the first DA conversion section 302, a lower bit control section 330 performs a frequency-division operation and selects a low-order current source cell 533 of a weighted current value using a (1/2^k) frequency-divided clock signal.例文帳に追加

第１ＤＡ変換部３０２において、下位ビット制御部３３０は、分周動作を行ない１／２＾ｋ分周クロックを使用して重付け電流値の下位電流源セル５３３を選択する。 - 特許庁

The frequency converters 62 to 70 provided to each carrier signal generating means 52 to 58 and an interruption control signal generating means 60 extract the partial stream of bit stream of the basic carrier signal, and generate the signal in the frequency 2n times the frequency of the basic carrier signal.例文帳に追加

各キャリア信号発生部５２〜５８と割込制御信号発生部６０とのそれぞれに設けられた周波数変換器６２〜７０が基本キャリア信号のビット列の部分列を取り出し、基本キャリア信号の２^n倍の周波数の信号を生成する。 - 特許庁

An upper bit control section 340 uses a predetermined frequency-divided clock generated by the frequency dividing operation of the lower bit control section 330 as a shift clock, sets a shift output of each shift register in a shift register section 342 to H sequentially, and selects a high-order current source cell 355 of the same weighting current sequentially using the shift output.例文帳に追加

上位ビット制御部３４０は、下位ビット制御部３３０の分周動作で生成される所定分周クロックをシフトクロックとして使用してシフトレジスタ部３４２内の各シフトレジスタのシフト出力を順次Ｈにし、このシフト出力を使用して同一重付け電流の上位電流源セル３５５を順次選択する。 - 特許庁

The TIMGSW 96 includes a bit selector 134 which performs gain control on a logarithmic axis in units of 6 dB for the signals on the frequency axis of the individual channels and a conversion ROM 136 which performs fine control with a gain of 6 dB for the signals on the frequency axis of the respective channels from the bit selector 134.例文帳に追加

ＴＩＭＧＳＷ９６は、個々のチャネルの周波数軸上の信号について６ｄＢ単位での対数軸上におけるゲイン制御を行うビットセレクタ１３４と、ビットセレクタ１３４からの個々のチャネルの周波数軸上の信号について幅で６ｄＢのゲインの微調整を行う変換ＲＯＭ１３６とを有する。 - 特許庁

An upper bit control section 340 employs, as a shift clock signal, a predetermined frequency-divided clock signal produced through the frequency-division operation of the lower bit control section 330, sequentially changes a shift output of each shift register in a shift register section 342 into H, and, using this shift output, sequentially selects an upper order current source cell 355 of the same weighted current.例文帳に追加

上位ビット制御部３４０は、下位ビット制御部３３０の分周動作で生成される所定分周クロックをシフトクロックとして使用してシフトレジスタ部３４２内の各シフトレジスタのシフト出力を順次Ｈにし、このシフト出力を使用して同一重付け電流の上位電流源セル３５５を順次選択する。 - 特許庁