high-speed buffer memoryとは 意味・読み方・使い方

To provide an image display device for displaying a high quality image without making a buffer memory for storing image data into the buffer memory having large capacity and capable of performing a high-speed processing.例文帳に追加

画像データを記憶するバッファメモリを大容量かつ高速処理が可能なものにしなくても、高品質の画像を表示することができる画像表示装置を提供する。 - 特許庁

To realize a reduced cost and a processor miniaturization by suppressing increase in the capacity of a buffer memory, and to realize high-speed processing by removing the data transferring work of a CPU from a receiving buffer memory to a transmitting buffer memory.例文帳に追加

バッファメモリの増大を抑制してコストダウン、装置の小型化を図ることができると共に、ＣＰＵによる受信用バッファメモリから送信用バッファメモリへのデータの移し変え作業を無くして処理の高速化を実現すること。 - 特許庁

When the recording/reproducing to/from a low speed main recorder Dk is carried out through a buffer memory, the device functions as the cache memory Cch by constituting of a high speed memory.例文帳に追加

低速の主記録装置Ｄｋへの記録／再生をバッファメモリを介して行う際に、高速のメモリで構成してキャッシュ・メモリＣｃｈとして機能させる。 - 特許庁

A high-speed communication interface (52a) reads data from the buffer memory (50a) and transmits the data to a facing data transfer device (40b).例文帳に追加

高速通信インターフェース（５２ａ）は、バッファメモリ（５０ａ）からデータを読み出し、対面するデータ転送装置（４０ｂ）に送信する。 - 特許庁

In the 'return to live' mode, the user views at a high speed the video portion recorded in the second buffer memory before the decoder switches back to the 'live' mode.例文帳に追加

ライブへ戻るモードにおいて、ユーザはライブモードへ戻る前に第二のバッファ・メモリに記録されたビデオ部分を高速で見る。 - 特許庁

Between the DRAMs and the buffer on the memory module, high-speed data transmission is implemented using data phase signals synchronous with clocks.例文帳に追加

メモリモジュール上のＤＲＡＭとバッファとの間では、クロックに同期したデータフェーズ信号を使用して、高速でデータ伝送が行われる。 - 特許庁

To attain high speed data processing in a memory controller that writes or reads data by accessing a ring buffer area.例文帳に追加

リングバッファエリアにアクセスして、データの書込み若しくは読出しを行なうメモリ制御装置において、データ処理の高速化を図る。 - 特許庁

To enable a parallel processing at high speed by preventing access collision while suppressing an increase in storage capacity for a buffer memory.例文帳に追加

バッファ記憶のための記憶容量の増加を抑えつつ、アクセスの衝突を回避して高速の並列処理を可能にする。 - 特許庁