low-voltage regionとは 意味・読み方・使い方

A p-type well PW is formed with common use of an n-channel low voltage resistance MIS in a low voltage resistance MIS region, and a well of an n-channel low voltage resistance MIS in an intermediate voltage resistance MIS region.例文帳に追加

低耐圧ＭＩＳ領域のＮチャネル型の低耐圧ＭＩＳと中耐圧ＭＩＳ領域のＮチャネル型の低耐圧ＭＩＳのウエルを共用化し、Ｐ型ウエルＰＷとする。 - 特許庁

A semiconductor substrate has a cell region, a high voltage region, and a low voltage region, wherein a mask is used that exposes the cell region and part of a device isolation film of the high voltage region.例文帳に追加

本発明の製造方法によると、セル領域、高電圧領域、低電圧領域を有する半導体基板において、セル領域と高電圧領域の素子分離膜の一部とを露出させるマスクを用いる。 - 特許庁

In the predetermined relationship, a change in output value with respect to an input value is steeper in the low voltage side voltage region of a voltage region being a measuring object, than in the high voltage side voltage region.例文帳に追加

所定の関係は、入力値に対する出力値の変化が、測定対象となる電圧領域において、高電圧側の領域よりも低電圧側の領域の方が急峻である。 - 特許庁

In the semiconductor device 1, in order to secure the withstand voltage characteristics, a low concentration region 10 where an impurity concentration is low is formed in a region other than the drain region 2 (transistor forming region) surrounded by the withstand voltage holding region 9, which is the region on the side of the main surface S in the drain region 2.例文帳に追加

半導体装置１において、耐圧特性を確保するため、不純物濃度の低い低濃度領域１０が、ドレイン領域２における主面Ｓ側の領域であって耐圧保持領域９によって囲まれたドレイン領域２（トランジスタ形成領域）以外の領域に、形成されている。 - 特許庁

The high voltage region 71 is electrically and thermally insulated from the low voltage region 72 by a spacing 73 and an insulating wall 70.例文帳に追加

高電圧領域７１と低電圧領域７２とは間隙７３および絶縁壁７０とで電気的・熱的に絶縁される。 - 特許庁

That is, a low-breakdown voltage element region and a high-breakdown voltage element region are mounted mixed on the semiconductor device 100.例文帳に追加

すなわち，半導体装置１００には，低耐圧素子領域と高耐圧素子領域とが混載されている。 - 特許庁

This DMOS device includes: a high-voltage transistor region and a low-voltage transistor region; a drift diffused region formed in the high-voltage transistor region; and a well region formed in the low-voltage transistor region, wherein the drift diffused region and the well region have substantially the same depth.例文帳に追加

高電圧トランジスタ領域及び低電圧トランジスタ領域と、前記高電圧トランジスタ領域に形成されたドリフト拡散領域と、前記低電圧トランジスタ領域に形成されたウェル領域と、を含み、前記ドリフト拡散領域と前記ウェル領域が同一の深さを有することを特徴とするＤＭＯＳ素子を構成する。 - 特許庁

The thyristor 100 further includes a low-voltage region 10 formed to contact the n region 2 and the p region 3 having a junction withstand voltage lower than that of the n region 2 and the p region 3.例文帳に追加

また、サイリスタ１００は、ｎ領域２とｐ領域３とに接して形成され、ｎ領域２とｐ領域３との接合耐圧より接合耐圧が低い低耐圧領域１０を有する。 - 特許庁