memory and I/O addressとは 意味・読み方・使い方

A microcomputer 30 containing a flash memory includes: the CPU 1; the flash memory 2; the memory (RAM)3; an I/O 4; an address decoder 5; an instruction cycle detecting part 6; a counter 7; a register 8 and a comparator 9.例文帳に追加

フラッシュメモリ内蔵マイクロコンピュータ３０には、ＣＰＵ１、フラッシュメモリ２、メモリ（ＲＡＭ）３、Ｉ／Ｏ４、アドレスデコーダ５、命令サイクル検出部６、カウンタ７、レジスタ８、及び比較器９が設けられる。 - 特許庁

To provide a system and a method for identifying address which enable identification of an address in a multibit memory for each I/O and efficient replacement with a spare.例文帳に追加

多ビットメモリにおけるアドレスをＩ／Ｏ毎に識別でき、スペアへの置き換えが効率的に行えるアドレス識別システム及びアドレス識別方法を提供することを目的とする。 - 特許庁

The ferroelectric memory device 1 is provided with a memory part 2, a sense amplifier 3, a column decoder 4, address buffers 5a and 5b, a row decoder 6, an I/O buffer circuit 7, a control circuit 8a, and an evaluation circuit part 9.例文帳に追加

強誘電体メモリ装置１には、メモリ部２、センスアンプ３、列デコーダ４、アドレスバッファ５ａ、アドレスバッファ５ｂ、行デコーダ６、入出力バッファ回路７、制御回路８ａ、及び評価回路部９が設けられている。 - 特許庁

The OS allocates an unused context ID for the I/O device to the process A, maps a memory page corresponding to the ID as an address for pending register access for the process A and stores a pointer (physical address) to the request storage area of the process A 210 in an internal memory in the I/O device.例文帳に追加

ＯＳは、プロセスＡに対して使っていないＩ／Ｏ装置用のコンテクストＩＤを割り当て、そのＩＤに該当するメモリページをプロセスＡ用のペンディングレジスタアクセス用のアドレスとしてマップし、Ｉ／Ｏ装置内の内蔵メモリにプロセスＡの要求格納領域へのポインタ（物理アドレス）を記憶する。 - 特許庁

An external address setting terminal 10 is connected to the control computer 3, and I/O port address and external equipment address of floors following the predetermined floor order are input in order, and stored in an address data memory 6 through the computer 3.例文帳に追加

制御用コンピュータ３に外部アドレス設定端末１０を接続し、Ｉ／Ｏポートアドレスと所定の階床順序に従う階床の外部機器アドレスを順次入力し、コンピュータ３を介してアドレスデータメモリ６に記憶する。 - 特許庁

When a memory size priority mode for assigning a main memory 116 to the memory address space of a CPU 111 by giving the main memory priority over an I/O device is specified, a system BIOS executed by the CPU 111 assigns the main memory 116 to a standard memory address space 201 and at least a part of a memory/MMIO address space 202.例文帳に追加

ＣＰＵ１１１のメモリアドレス空間に主メモリ１１６をＩ／Ｏデバイスよりも優先して割り当てるメモリサイズ優先モードが指定された場合、ＣＰＵ１１１によって実行されるシステムＢＩＯＳは、標準メモリアドレス空間２０１および少なくともメモリ／ＭＭＩＯアドレス空間２０２内の一部に主メモリ１１６を割り当てる。 - 特許庁

An emulation circuit 20 is connected by an information processor 10 including a CPU 11, a memory 12 and an I/O device 13, an address bus 31, a data bus 32 and a control bus 33.例文帳に追加

エミュレーション回路２０は、ＣＰＵ１１、メモリ１２およびＩ／Ｏ装置１３を含む情報処理装置１０と、アドレスバス３１、データバス３２およびコントロールバス３３により接続されている。 - 特許庁

The PCI controller 1 comprises a PCI side control part 11, a burst-access dual port memory 12, an I/O side control part 13 and an address comparison part 14.例文帳に追加

ＰＣＩコントローラ１は、ＰＣＩ側制御部１１、バーストアクセス用デュアルポートメモリ１２、Ｉ／Ｏ側制御部１３、及びアドレス比較部１４を備える。 - 特許庁