memory control busとは 意味・読み方・使い方

A cross bus connecting a system bus and a memory bus and a memory transfer control part provided with a means for holding control information for controlling a memory bus control part and a system bus control part which include the formation of a connection path through the cross bus are installed.例文帳に追加

システムバスとメモリバスの間を接続する交差バスと，交差バスを介する接続路の形成を含むメモリバス制御部とシステムバス制御部を制御するための制御情報の保持手段を備えたメモリ転送制御部とを設ける。 - 特許庁

BUS CLOCK CONTROL DEVICE, CONTROL METHOD THEREOF AND MEMORY CARD CONTROLLER例文帳に追加

バスクロック制御装置とその制御方法とメモリカードコントローラ - 特許庁

The memory bus control part and the system bus control part are controlled by setting control information and a transaction at the time of access to an external memory is controlled from the system bus apart from the memory bus.例文帳に追加

制御情報の設定によりメモリバス制御部とシステムバス制御部を制御して外部メモリへのアクセス時のトランザクションを前記のメモリバスとは別にシステムバスからも制御するよう構成する。 - 特許庁

MEMORY CONTROLLER, BUS CONTROLLER, AND DISPLAY DEVICE CONTROL SYSTEM例文帳に追加

メモリ制御装置、バス制御装置及び表示デバイス制御システム - 特許庁

A processor bus 111, a memory bus 112 and a system bus 113 are connected to a three-forked path connection control means 103.例文帳に追加

プロセッサバス111と、メモリバス112と、システムバス113とが三叉路接続コントロール手段103に接続される。 - 特許庁

The processor bus 111, the memory bus 112 and the system bus 113 to which an input/output device 105 is connected are connected to a three-forked road connection control means 103.例文帳に追加

プロセッサバス111と、メモリバス112と、入出力デバイス105が接続されたシステムバス113とが三叉路接続コントロール手段103に接続される。 - 特許庁

The three-forked connection control means 103 is provided with a bus/memory connection controller to which the address buses and control buses of the processor bus 111, the memory bus 112, and the system bus 113 are connected for transferring the addresses and control signals to one another, and for generating a data bus control signal.例文帳に追加

この三叉路接続コントロール手段103は、プロセッサバス111、メモリバス112、システムバス113のそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラを有する。 - 特許庁

In conformation to this, the switch control part 35 controls a switch 34 to connect the bus 22 and the bus 23 to a memory 33 and a memory 32, respectively.例文帳に追加

これに対応して、スイッチ制御部３５は、バス２２とメモリ３３、およびバス２３とメモリ３２を接続するように、スイッチ３４を制御する。 - 特許庁