memory output registerとは 意味・読み方・使い方

According to the values respectively set to the main memory address register 10 and the count register 12, the input/output processor 1 performs data transfer.例文帳に追加

入出力処理装置１は、各々主記憶アドレスレジスタ１０，カウントレジスタ１２にセットされた値に従って、データ転送を行う。 - 特許庁

The memory 11 has a memory element 11a which receives one of the output values of a parameter register 1 and the output value of the memory 12 and a memory element 11b which receives the output value of the element 11d and the output value of the memory 11.例文帳に追加

ＦＩＦＯメモリ１１は、パラメータレジスタ１の一方の出力値及びＦＩＦＯメモリ１２の出力値が入力されるメモリ要素１１ａと、該メモリ要素１１ａの出力値及びＦＩＦＯメモリ１１の出力値が入力されるメモリ要素１１ｂとを有している。 - 特許庁

This device is provided with a register 209 storing data of the maximum address +1 of a memory and an output selector 210 selecting either of output of the even numbered address block 201 or output of the register 209.例文帳に追加

メモリの最大アドレス＋１のデータを格納するレジスタ２０９を設け、偶数アドレスブロック２０１の出力とレジスタ２０９の出力のどちらかを選択する出力セレクタ２１０を設ける。 - 特許庁

Each time the replacing timing of the memory contents of the shift register 2 arrives, the data held by the shift register 2 are transferred to a register 3, thereby the output data can be specified and held.例文帳に追加

シフトレジスタ２の記憶内容が入れ替わるタイミングが到来するごとに、シフトレジスタ２が保持しているデータをレジスタ３に転送することで、出力データを特定して保持することができる。 - 特許庁

The parallel pattern 18 output from the memory 13 is input into a shift register 15, and the pattern input to the shift register 15 is allowed to be output from the shift register 15 as a serial pattern 15 by a clock signal 20 output from a clock generating circuit 14.例文帳に追加

メモリ１３から出力されたパラレルパターン１８はシフトレジスタ１５に入力され、シフトレジスタ１５に入力されたパターンはクロック発生回路１４から出力されたクロック信号２０によりシリアルパターン１９としてシフトレジスタ１５から出力することができる。 - 特許庁

A memory card I/F 14 has a register for storing an address data output to a memory card 15 and a transfer data number increment of a register content can be performed.例文帳に追加

メモリカードＩ／Ｆ１４にメモリカード１５へ出力するアドレスデータを格納するレジスタを備え、このレジスタ内容を転送データ数インクリメントすることが可能な構成にする。 - 特許庁

When the comparator 121 detects the overflow of the memory capacity during the period of memory clear, a gate circuit 131 informs a diagnosis control part of the end of memory clear by an output from a register 106 which indicates the execution of memory clear.例文帳に追加

メモリクリア中に、比較回路１２１がメモリ容量越えを検出したとき、メモリクリア中であることを示すレジスタ１０６の出力により、ゲート回路１３１はメモリクリアの終了を診断制御部に報告する。 - 特許庁