metal-insulator semiconductor transistorとは 意味・読み方・使い方

The semiconductor apparatus includes the N-channel MISFET (Metal Insulator Semiconductor Field Effect Transistor) formed on a semiconductor substrate having a main surface of which plane orientation is (110) plane, having the silicide of nickel or nickel alloy at least in one upper portion of the source region and the drain region.例文帳に追加

半導体装置は、面方位が（１１０）面たる主表面を有する半導体基板上に形成され、ソース領域およびドレイン領域の少なくとも一方の上部にニッケルまたはニッケル合金のシリサイドを有するＮチャネルＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を備える。 - 特許庁

To improve quality of an interface between a high dielectric gate insulating film and silicon substrate, thereby improving characteristics of MISFET (Metal Insulator Semiconductor Field Effect Transistor).例文帳に追加

高誘電体ゲート絶縁膜およびシリコン基板との界面を高品質化して、ＭＩＳＦＥＴの特性向上を図る。 - 特許庁

To control punch through that occurs at the lower part of Fin in a Fin-type MISFET (Metal Insulator Semiconductor Field Effect Transistor).例文帳に追加

本発明は、Ｆｉｎ型ＭＩＳＦＥＴにおいて、Ｆｉｎの下部で生じるパンチスルーを抑制できるようにする。 - 特許庁

To form a p-channel MIS (Metal Insulator Semiconductor) transistor having a metal gate and an n-channel MIS transistor having a metal gate by the small number of steps.例文帳に追加

メタルゲートを有するｐチャネルＭＩＳトランジスタとメタルゲートを有するｎチャネルＭＩＳトランジスタとを、少ない工程数で形成する。 - 特許庁

To provide a semiconductor device and the manufacturing method of the same having a high output resistance while maintaining a high mutual conductance by downscaling of an MIS (metal insulator semiconductor) type field effect transistor without employing an SOI (silicon on insulator) substrate.例文帳に追加

ＳＯＩ基板を用いることなく、ＭＩＳ型電界効果トランジスタの微細化により高い相互コンダクタンスを維持しながら、出力抵抗の高い半導体装置及びその製造方法を提供する。 - 特許庁

An NMOS (n-pole metal insulator transistor) and a PMOS (p-pole metal insulator transistor), whose gate electrodes 10n, 10p are constituted of a conductive type silicon film reversed to the conductive type semiconductor region for source drain, are formed in a first circumferential circuit unit which requires low consumption operation and a memory unit.例文帳に追加

低消費動作が要求される第１の周辺回路部およびメモリセル部には、ゲート電極１０ｎ，１０ｐがソース・ドレイン用の半導体領域の導電型とは逆の導電型のシリコン膜で構成されたＮＭＯＳ，ＰＭＯＳを形成する。 - 特許庁

To improve the current driving ability of a MIS (metal insulator semiconductor) transistor, especially a PMIS transistor by changing a layout without changing a semiconductor process.例文帳に追加

半導体プロセスを変更することなく、レイアウト変更によって、ＭＩＳトランジスタ、特にＰＭＩＳトランジスタの電流駆動能力を向上できるようにする。 - 特許庁

The LVN transistor 30 has a gate insulating film 31 composed of an insulator layer 31a, a La_2O_3 layer 31b and a high dielectric ratio insulator layer 31c, and with a gate electrode 32 formed of a metal layer 32a and a semiconductor layer 32b.例文帳に追加

ＬＶＮトランジスタ３０は、絶縁体層３１ａ、Ｌａ_２Ｏ_３層３１ｂおよび高誘電率絶縁体層３１ｃからなるゲート絶縁膜３１と、金属層３２ａおよび半導体層３２ｂからなるゲート電極３２を有する。 - 特許庁