one bit memoryとは 意味・読み方・使い方

To provide a bit line decoder scheme selecting one memory cell comprising two storage site in a dual bit memory cell array.例文帳に追加

デュアルビット・メモリ・セルのアレーで２つの記憶サイトを含む１つのメモリ・セルを選択するビット線デコーダ構造を提供すること。 - 特許庁

Address regions constituting respectively a binary mode memory cell in which one memory cell stores data of one bit and a multi-valued mode memory cell in which one memory cell stores multi-bit data are fixedly decided.例文帳に追加

１つのメモリセルが１ビットのデータを記憶する２値モードメモリセルと１つのメモリセルが多ビットデータを記憶する多値モードメモリセルを、それぞれ構成するアドレス領域を固定的に定める。 - 特許庁

To eliminate a mixture of an interference noise generated at one bit line with the other bit line of adjacent bit lines in a semiconductor memory having two transistors and one capacitor in one memory cell.例文帳に追加

一のメモリセルに２つのトランジスタ及び１つのキャパシタを有する半導体記憶装置において、互いに隣接するビット線同士のうち、一方のビット線で発生する干渉ノイズが他方のビット線に混入しないようにする。 - 特許庁

The method comprises associating at least one bit with at least one block of memory.例文帳に追加

この方法は少なくとも一つのビットを少なくとも一つのメモリ・ブロックと関連付けることを含む。 - 特許庁

To attain initialization of a memory circuit by supply of one bit setting input of one initializing bit signal.例文帳に追加

１つの初期化ビット信号の1つのビット設定入力の供給でメモリ回路の初期化を達成する。 - 特許庁

The data input circuit 4 generates test bit data 16, 17 by the bit number per one word of the memory 2A from respresentative one bit data 13 from the BIST sub-circuit 1 to be written in the memory 2A.例文帳に追加

データ入力回路４は、ＢＩＳＴサブ回路１からの代表１ビットデータ１３からメモり２Ａ等の１語当りのビット数だけのテストビットデータ１６，１７を生成しメモり２Ａ等に書き込む。 - 特許庁

Relieving information consists of a memory identifier indicating that relieving information is any one out of the flash memory 2, the memory blocks 3_1-3_n and relieving data indicating that which memory bit is replaced by a redundant bit.例文帳に追加

救済情報は、フラッシュメモリ２、メモリブロック３_1 〜３_n のうち、いずれのものであるかを示すメモリ識別子とどのメモリビットを冗長ビットと置き換えるかを示す救済データとからなる。 - 特許庁

To provide an integrated circuit memory array in which an operation mode of a single memory cell for each one bit or an operation mode of memory cells of two pieces or more for each one bit is easily switched.例文帳に追加

１ビットごとにシングルメモリセルの動作モードと１ビットごとに２個以上のメモリセルの動作モードとの切替えを容易に行う集積回路メモリアレイを提供する。 - 特許庁