open bit systemとは 意味・読み方・使い方

ISBN: 0201704811 FreeBSD: An Open-Source Operating System for Your Personal Computer, published by The Bit Tree Press, 2001.発音を聞く 例文帳に追加

ISBN: 0201704811FreeBSD: AnOpen-Source Operating System for Your Personal Computer、The Bit Tree Press 刊、2001年。 - FreeBSD

To prevent increase in the area of data amplifier and sense amplifier regions, in a multi-bit DRAM having concentration layout sense amplifier using an open-bit system.例文帳に追加

オープンビット方式の集中レイアウトセンスアンプを持つ多ビットＤＲＡＭにおいて、データアンプ領域とセンスアンプ領域の面積増加を防止する。 - 特許庁

To provide a semiconductor memory device which allows improvement in area efficiency by constituting an end memory mat in compact size, in array structure of an open bit line system.例文帳に追加

オープンビット線方式のアレイ構成において端メモリマットを小型のサイズで構成し面積効率の向上が可能な半導体記憶装置を提供する。 - 特許庁

To simplify selection of an I/O line, and to prevent increment of area of a memory cell array, with respect to a semiconductor device which uses an open bit line system and can switch the number of I/O.例文帳に追加

オープンビット線方式を用いたＩ／Ｏ数が切り替え可能な半導体装置において、Ｉ／Ｏ線の選択が単純化するとともに、メモリセルアレイの面積増大を防止する。 - 特許庁

An open loop type MIMO communication system and a closed loop type MIMO communication system are used at the same time, and the closed loop MIMO communication system is switched to the open loop MIMO communication system in response to the fact that data quantity to be transmitted in a batch exceeds preliminarily decided bit quantity or transmission time during data transfer under the closed loop MIMO communication mode.例文帳に追加

オープンループ型及びクローズドループ型のＭＩＭＯ通信方式を併用し、クローズドループＭＩＭＯ通信モード下でのデータ伝送中に、一度に送信したいデータ量があらかじめ決められているビット量又は送信時間を超えたことに応答して、オープンループＭＩＭＯ通信に切り替える。 - 特許庁

To eliminate a vacant space formed when an open bit line system is adopted and a construction wherein sense amplifiers are arranged concentrically is employed, in a semiconductor memory device, in which a memory cell is integrated so as to have a high density (256 Mbit).例文帳に追加

メモリセルを高密度（２５６Ｍｂｉｔ）に集積化した半導体メモリ装置において、オープンビット線方式を採用すると共に、センスアンプを集中的に配置する構成を採った場合に生じる空きスペースを無くすことである。 - 特許庁

A multiplex transmission circuit comprising an input register (304) storing a primary data character of start-stop system to be transmitted, an inputting process of a secondary data character (302) receiving the secondary data character such as status control signals, an output registers (305), a gate (330-332) transferring primary data characters to the output register (305) from the input register (304) when the output register is open and the input register is full, a transfer device (351) transferring a secondary character with given instruction bit to the output register (305) from the secondary data input system when the input register (304) is not full, a means to output data character in the output register to output line (110).発音を聞く 例文帳に追加

送信する調歩式一次データキャラクタを格納する入力レジスタ(304)と、ステータス制御信号等の二次データキャラクタを受入れる二次データキャラクタ入力手段(302)と、……出力レジスタ(305)と、……出力レジスタが空で、入力レジスタが一杯の時一次データキャラクタを入力レジスタ(304)から出力レジスタ(305)へ転送するゲート手段(330～332)と、……入力レジスタ(304)が一杯でない時二次キャラクタを二次データ入力手段からマーク指示ビット等を付与して出力レジスタ(305)へ転送する転送手段(351)と、……出力レジスタ内のデータキャラクタを出力線(110)へ出力する手段とを備えた多重化送信回路。 - 特許庁