penalty areaとは

To provide a resistor capacitor structure which reduces an area penalty and a method of fabrication.例文帳に追加

面積上の不利益を低減する事が出来る、抵抗容量構造体及びその製造方法を提供する。 - 特許庁

To provide a semiconductor storage device which enables high speed operation at a low cost, and stops a postal code area penalty small.例文帳に追加

低コストで高速動作を可能とし、かつ、エリアペナルティを小さく抑える半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor storage device having a wide operating margin at the operation to make it finer, while suppressing an area penalty.例文帳に追加

面積ペナルティを抑えながら、微細化時の動作マージンが広い半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor storage device which avoids the occurrence of a WAIT signal during reading when consecutively reading data from a plurality of continuous addresses and has small area penalty by suppressing redundant memory cell area.例文帳に追加

連続する複数番地からデータを連続的に読み出す場合に、読み出し途中でのＷＡＩＴ信号の発生を回避可能で、冗長なメモリセル領域が抑制されエリアペナルティの少ない半導体記憶装置を提供する。 - 特許庁

To obtain a semiconductor device which can prevent or suppress generation of an area penalty due to formation of a gate body contact region inside a silicon layer in an SOI-DTMOSFET.例文帳に追加

ＳＯＩ−ＤＴＭＯＳＦＥＴにおいて、シリコン層内にゲート−ボディコンタクト領域を形成することに伴うエリアペナルティの発生を回避あるいは抑制し得る半導体装置を得る。 - 特許庁

Additional circuit is placed in data path where existing buffers and drivers are already located, minimizing any additional speed loss or area penalty required to implement the forced data failure.例文帳に追加

付加回路は、強制されたデータエラーを実行するために要求されるいかなる付加的なスピードロスまたはエリアペナルティも最小化する、既存のバッファおよびドライバがすでにあるデータパスに配置されることができる。 - 特許庁

The nonvolatile memory device in which area penalty is small and integration degree is high can be obtained by adopting such constitution that one access transistor is shared with the plurality of tunnel magnetoresistive elements TMR like the above constitution.例文帳に追加

本願構成の如く複数のトンネル磁気抵抗素子ＴＭＲに対して１つのアクセストランジスタを共有した構成とすることにより、エリアペナルティの小さい集積度の高い不揮発性記憶装置を実現することができる。 - 特許庁

To provide an integrated circuit layout device and method capable of accurately analyzing crosstalks at the time of P&R (Place & Routing) in a higher hierarchy and preventing occurrence of crosstalks with a minimum area penalty.例文帳に追加

上位階層でのＰ＆Ｒ（Place&Routing ）時にクロストークを正確に解析し、最小限のエリアペナルティでクロストークの発生を防止できる集積回路レイアウト装置及び方法を提供する。 - 特許庁