power line voltage selectionとは 意味・読み方・使い方

A word line power source circuit (14) adjusts a level of word line selection voltage (WVDD) on a driver power source line (20) conforming to control signals (EN1-EN3) indicating an operation mode from a processor performing frequency/voltage control.例文帳に追加

ワード線電源回路（１４）は、周波数／電圧制御を行うプロセッサからの操作モードを示す制御信号（ＥＮ１−ＥＮ３）に従って、ドライバ電源線（２０）上のワード線選択電圧（ＷＶＤＤ）のレベルを調整する。 - 特許庁

In this case, compared with the case when the driving of the N scanning lines is performed, voltage level at the time of the selection of the scanning line is lowered by a variable power source 510.例文帳に追加

その場合には、Ｎ本の走査線の駆動を行う場合に比べて、可変電源５１０によって走査線の選択時の電圧レベルを低くする。 - 特許庁

A subword signal is inputted to the second drive circuit through a second selection line driven by a second power supply voltage.例文帳に追加

サブワード信号は、第２電源電圧で駆動される第２選択線により第２ドライブ回路に入力される。 - 特許庁

A main word signal is inputted to the first drive circuit through a first selection line driven by a first power supply voltage.例文帳に追加

メインワード信号は、第１電源電圧で駆動される第１選択線により第１ドライブ回路に入力される。 - 特許庁

A selection invalidating circuit 34 is a transistor for connecting or disconnecting the signal line 30 and negative voltage power source 42.例文帳に追加

選択無効化回路３４は、信号線３０と負電圧電源４２を接続あるいは切断するためのトランジスタである。 - 特許庁

The total sum of the absolute values of the precharge potential (0.4V) of the non-selection bit line and minus potential (-0.2V) of the non-selection word line is set to be less than the power voltage Vcc (0.8V).例文帳に追加

前記非選択ビット線のプリチャージ電位（０．４Ｖ）と非選択ワード線の負電位（−０．２Ｖ）の絶対値との合計値は、電源電圧Ｖｃｃ（０．８Ｖ）未満に設定される。 - 特許庁

Respective transistor is constituted of normal enhancement transistors, as a low voltage being approximately power source voltage is applied to a selection word line and the prescribed selection signal line at the time of read- out, the time delay for generating boosting voltage can be omitted and a high speed read-out can be realized.例文帳に追加

それぞれの選択トランジスタは通常のエンハンスメント型トランジスタで構成され、読み出しのとき選択ワード線及び所定の選択信号線に電源電圧程度の低電圧を印加するので、昇圧電圧を発生するための時間遅延を省き、読み出しの高速化を実現できる。 - 特許庁

This DRAM drives nodes N28, N29, namely, a pair of bit lines BL, /BL connected to a read-out column selection gate 23 by a power source voltage VDDS for array, and drives a read-out column selection line CSLR by a power source voltage VDDS for a peripheral circuit.例文帳に追加

このＤＲＡＭは、読出列選択ゲート２３に接続されるノードＮ２８，Ｎ２９すなわちビット線対ＢＬ，／ＢＬをアレイ用電源電圧ＶＤＤＳで駆動し、読出列選択線ＣＳＬＲを周辺回路用電源電圧ＶＤＤで駆動する。 - 特許庁