programmable multiplexerとは 意味・読み方・使い方

PROGRAMMABLE MULTIPLEXER/DEMULTIPLEXER例文帳に追加

プログラマブルマルチプレクサとディマルチプレクサ - 特許庁

Twelve programmable values are available which are used to control the multiplexer.例文帳に追加

マルチプレクサを制御するのに用いる１２のプログラム可能な値がある。 - 特許庁

The reconfigurable integrated circuit includes a plurality of nonvolatile memory devices for composing programmable wiring switches of multiplexer type provided with a plurality of input terminals and output terminals.例文帳に追加

再構成可能集積回路は、複数の入力端子と出力端子を備えるマルチプレクサ型のプログラマブル配線スイッチを構成する複数の不揮発性記憶素子を備える。 - 特許庁

The image reading apparatus is provided with an analog front end IC 5 having three channels and incorporating: programmable gain amplifiers (PGA) 47 to 49 corresponding to gain adjustable channels; an analog / digital converter (ADC) 9; and a multiplexer (MUX) 7 for sequentially providing signals amplified by the programmable gain amplifiers 47 to 49 to the analog / digital converter 9.例文帳に追加

画像読取装置は、利得調整可能なチャネル毎のプログラマブルゲインアンプ（ＰＧＡ）４７〜４９と、アナログデジタル変換器（ＡＤＣ）９と、各ＰＧＡにより増幅された信号を、順次アナログデジタル変換器９に入力するマルチプレクサ（ＭＵＸ）７と、が内蔵された三つのチャネルを備えるアナログフロントエンドＩＣ５を一つ備える。 - 特許庁

By inputting a reference signal, a plurality of output clock signals having different frequencies and phases are generated in a phase-locked loop (PLL) circuitry, Each output clock signal is multiplexed for use as an external clock according to arbitrary programmable selection by a multiplexer 228.例文帳に追加

基準信号を入力し、ＰＬＬ（位相同期ループ）回路で周波数、位相の異なる複数の出力クロックを生成し、前記出力クロックをプログラムによりマルチプレクサ２２８で任意に選択し多重化して外部クロックとする。 - 特許庁

To provide a rake receiver processing system 200 including at least two programmable spread sequence blocks 224, 226 connected via a multiplexer 232 to one input of a partial correlator module 236, by a flexible rake receiver architecture.例文帳に追加

フレキシブルレイク受信機アーキテクチャは、マルチプレクサ２３２を介して部分相関器モジュール２３６の１つの入力に接続された、少なくとも２つのプログラマブル拡散シーケンスブロック２２４，２２６を含むレイク受信機処理システム２００を提供する。 - 特許庁

In the output component, the output from a input multiplexer 202 is clock driven by a cycle counter 200, stepped through the bit of a programmable control register 201, and connected with the D inputs of two D flip-flops 203 and 204 to transit their Q outputs with the positive and negative edges of a clock.例文帳に追加

出力構成要素では、入力マルチプレクサ２０２の出力は、サイクル・カウンタ２００でクロック駆動され、プログラム可能制御レジスタ２０１のビットを通してステップしかつ２つのＤフリップフロップ２０３と２０４のＤ入力に接続され、それらのＱ出力を、それぞれ、クロックの正エッジ、負エッジで遷移させる。 - 特許庁