Weblio 辞書 > 英和辞典・和英辞典 > 日英・英日専門用語 > surface barrier transistorの意味・解説

意味

例文 (13件)

surface barrier transistorとは意味・読み方・使い方

ピン留め

追加できません

(登録数上限)

単語を追加

意味・対訳表面堰層型トランジスター; 表面障壁型トランジスター; サーフェースバリヤー型トランジスター、表面障壁トランジスター

日英・英日専門用語辞書での「surface barrier transistor」の意味

surface-barrier transistor

表面障壁トランジスタ

出典元索引ランキング

「surface barrier transistor」の部分一致の例文検索結果

該当件数 : 13件

例文

The field-effect transistor having a barrier layer has a deposit layer of silicon etc., on a barrier layer surface.例文帳に追加

障壁層を有する電界効果トランジスタであって，前記電界効果トランジスタは，障壁層表面に，シリコンなどの堆積物層を有する，トランジスタにより解決される。 - 特許庁

Since the perimeter and bottom surface of the transistor 10, 20 formation region are surrounded with the STI2 and the barrier layer 7, effects to adjacent elements voltage fluctuation of the transistor 10, 20 formation region on an adjoining element when α ray enters are suppressed.例文帳に追加

トランジスタ１０、２０形成領域の周囲及び底面がＳＴＩ２及びバリア層７により囲まれるから、α線入射時のトランジスタ１０、２０形成領域の電圧変動が、隣接する素子へ及ぼす影響が抑制される。 - 特許庁

The liquid crystal display device (a display device) 100 includes: a TFT substrate 1 having a thin-film transistor 3 formed on the surface; a CF substrate disposed to face the TFT substrate 1 to sandwich the thin-film transistor 3; and the parallax barrier pattern 40 directly formed on the surface of a CF substrate 2 opposite to the thin-film transistor 3 side.例文帳に追加

この液晶表示装置（表示装置）１００は、表面上に薄膜トランジスタ３が形成されたＴＦＴ基板１と、薄膜トランジスタ３を挟むように、ＴＦＴ基板１と対向するように配置されたＣＦ基板２と、ＣＦ基板２の薄膜トランジスタ３側とは反対側の表面上に直接形成された視差バリアパターン４０とを備える。 - 特許庁

Subpixel electrodes 20a are patterned in a matrix formation on a surface of a transistor array panel 50, and metal barrier ribs W are grown up between the subpixel electrodes 20a.例文帳に追加

トランジスタアレイパネル５０の表面にサブピクセル電極２０ａをマトリクス状にパターニングし、サブピクセル電極２０ａの間に金属隔壁Ｗを成長させる。 - 特許庁

In a step 11, transistor elements are formed on a semiconductor wafer, and a laminated wiring metal film composed of a prescribed wiring metal layer and an antireflection film or a barrier layer is formed on all the surface of a wafer.例文帳に追加

ステップ１１で半導体ウェハへのトランジスタ素子形成後、所定の配線金属層及び反射防止膜またはバリア層からなる積層配線金属膜をウェハ全面に形成する。 - 特許庁

The above problem is solved by a field effect transistor (1), using a SiN insulating film as an insulating film in particular, including a layer constituting a hetero interface including a channel layer (4) constituted of GaN or InGaN and a barrier layer (5) constituted of AlN and an insulating film (9) formed on a transistor element surface, or by a method for manufacturing such a field effect transistor.例文帳に追加

上記課題は、GaN又はInGaNからなるチャネル層(4)と、AlNからなる障壁層(5)と含むヘテロ界面を構成する層と、トランジスタ素子表面に形成された絶縁膜(9)を有する電界効果トランジスタ(1)、特に絶縁膜としてSiN絶縁膜を用いた電界効果トランジスタや、そのような電界効果トランジスタの製造方法によって解決される。 - 特許庁

例文

An image display device includes: a first substrate made of a bendable transparent substrate; a resin film layer bonded on the first substrate and having a thin film transistor formed on an upper layer; a barrier layer made of an inorganic film covering the surface of the resin film; and a thin film layer formed on the upper layer and a lower layer of the resin film via the barrier layer.例文帳に追加

湾曲可能な透明基板からなる第１基板と、前記第１基板に接着され、その上層に薄膜トランジスタが形成される樹脂フィルム層とを備える画像表示装置であって、前記樹脂フィルムの表面を被う無機膜からなるバリア層を備え、前記バリア層を介して、前記樹脂フィルムの上層及び下層に薄膜層が形成される画像表示装置である。 - 特許庁

>>例文の一覧を見る

調べた例文を記録して、効率よく覚えましょう

Weblio会員登録無料で登録できます！

履歴機能

過去に調べた
単語を確認!
語彙力診断

診断回数が
増える!
マイ単語帳

便利な
学習機能付き!
マイ例文帳

文章で
単語を理解!

Weblio会員登録(無料)はこちらから

クロスランゲージ 37分野専門語辞書での「surface barrier transistor」の意味

surface barrier transistor

表面堰層型トランジスター; 表面障壁型トランジスター; サーフェースバリヤー型トランジスター

surface-barrier transistor

表面障壁トランジスター

出典元索引ランキング

「surface barrier transistor」の部分一致の例文検索結果

該当件数 : 13件

例文

The hetero junction field effect transistor includes: a nitride semiconductor layer including a barrier layer 40 and a cap layer 50 formed on the barrier layer 40; a gate electrode 90 provided on the nitride semiconductor layer so that a lower part of the gate electrode 90 is embedded in the nitride semiconductor layer; and a surface protection film 100 formed on the nitride semiconductor layer and made of an insulation film that does not contain Si.例文帳に追加

本発明に係るヘテロ接合電界効果トランジスタは、バリア層４０及びバリア層４０上に形成されたキャップ層５０を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極９０と、前記窒化物半導体層上に形成されたＳｉを含まない絶縁膜からなる表面保護膜１００とを備える。 - 特許庁

In the heat treatment, the Si layer 3 has been covered to avoid scattering B therefrom, and since the Si substrate surface is clean enough to avoid growth of a parasitic barrier, and accelerating of the transistor operations can be attained.例文帳に追加

熱処理の時にはボロンドーピング・多結晶シリコン層３は被覆され、そこからボロンが飛散せず、シリコン基板面が清浄ので、そこの所に寄生障壁が発生することはなく、トランジスタの高速動作化を達成することができる。 - 特許庁

In the organic thin film transistor including a gate electrode, a source electrode, a drain electrode, an insulation layer, and an active layer consisting of an organic semiconductor at least on a plastic base material, a gas barrier layer is formed at least on the side of a surface on which the organic thin film transistor is formed of the surfaces of the plastic base material.例文帳に追加

少なくともプラスチック基材上に、ゲート電極、ソース電極、ドレイン電極、絶縁層および有機半導体からなる活性層を含む有機薄膜トランジスタにおいて、該プラスチック基材の表面の少なくとも有機薄膜トランジスタを形成する面側にガスバリア層を形成してあることを特徴とする有機薄膜トランジスタを提供するものである。 - 特許庁

A gate electrode 7P of the PMOS transistor consists of a lower layer film comprising an a-Si film 71 and a SiGe film 72, an upper layer film comprising a polysilicon film 73, a barrier film (SiO) 74 and a cap silicon film (a-Si) 75 thereover, and a metal silicide layer 12 formed on the surface of the cap silicon film 75.例文帳に追加

ＰＭＯＳトランジスタのゲート電極７Ｐはａ−Ｓｉ膜７１及びＳｉＧｅ膜７２からなる下層膜と、その上のポリシリコン膜７３、バリア膜（ＳｉＯ）７４、キャップシリコン膜（ａ−Ｓｉ）７５からなる上層膜と、キャップシリコン膜７５の表面に形成された金属シリサイド層１２とを備えている。 - 特許庁

A heterojunction field effect transistor 1 is fabricated by depositing an AlN buffer layer 3, a first GaN layer 4, an AlGaN barrier layer 5, and a second GaN layer 6 in this order on an SiC substrate 2 whose front face is a C surface, and then forming a source electrode 7, a drain electrode 8, and a gate electrode 9 on the GaN layer 6.例文帳に追加

ヘテロ接合電界効果型トランジスタ１は、表面がＣ面であるＳｉＣ基板２の上にＡｌＮバッファ層３、第１のＧａＮ層４、ＡｌＧａＮバリア層５、および第２のＧａＮ層６をこの順番に積層して、ＧａＮ層６の上にソース電極７、ドレイン電極８およびゲート電極９形成する。 - 特許庁

例文

In the semiconductor device composed of a semiconductor wafer 1, an element isolation region 3 formed on the surface of this semiconductor wafer, a complementary MIS transistor formed on the semiconductor wafer and a Schottky barrier diode formed inside a region, which is surrounded with the element isolation region, on the semiconductor wafer, Schottky junction 8a comprising the Schottky barrier diode is formed away from the element isolation region for a fixed distance.例文帳に追加

半導体基板１と、該半導体基板表面に形成された素子分離領域３と、前記半導体基板上に形成された相補型ＭＩＳトランジスタと、前記素子分離領域に囲まれた半導体基板上の領域内に形成されたショットキーバリアダイオードとからなり、該ショットキーバリアダイオードを構成するショットキー接合８ａが前記素子分離領域から一定距離離れて形成されてなる半導体装置。 - 特許庁

>>例文の一覧を見る