two level systemとは 意味・読み方・使い方

A four-level system (four-state system) used in a phase-gate operation is a tripod-shaped four-level system composed of two low-energy states |0> and |1> utilized for a quantum bit, a low-energy state |2> utilized supplementally, and an excited state |e>.例文帳に追加

位相ゲート操作で用いる四準位系(四状態系)は、量子ビットに利用する下二準位の状態｜０＞、｜１＞と補助的に利用する下準位の状態｜２＞と励起状態｜ｅ＞からなる三脚型の四準位系である。 - 特許庁

Even though this receiver arrangement can also be applied to a three-level system or more, the receiver arrangement is made to face to find a dominant application in a two-level system containing logic '1' and '0'.例文帳に追加

３又はそれ以上のレベルのシステムにも適用可能であるけれども、受信器アレンジメントは、ロジック「１」及び「０」を包含する２レベルシステムにおいて支配的なアプリケーションを見つけるように直面される。 - 特許庁

Besides, in each reception system, each difference between the two outputs in the system is controlled to be within the prescribed range by first level control means 314 and 315 and the second level control means 324 and 325.例文帳に追加

また、各受信系においては、それぞれ第１のレベル制御手段３１４，３１５と、第２のレベル制御手段３２４，３２５がその受信系内の２つの出力の差を所定の範囲内に入るように制御する。 - 特許庁

To sequentially and simultaneously render two or more scanning lines into an active level when the scanning lines are driven by use of a demultiplexer system.例文帳に追加

デマルチプレクサ方式を用いて走査線を駆動する場合に、２行以上の走査線を同時に順番にアクティブレベルとする。 - 特許庁

This is a digital data storage system providing interleaved Reed-Solomon error correction coding of two level or more and track check sum.例文帳に追加

２レベル以上のインタリーブ式リードソロモンエラー訂正コーディング並びにトラックチェックサムを提供するディジタルデータ記憶システム。 - 特許庁

A binary system capable of acquiring the sales of his/her affiliates from deep low level stages by setting the line generated from himself/herself to two series is formed.例文帳に追加

又、自分から発生するラインを２系列にし自分の傘下の売上を深い下位段階から取得できるバイナリーシステムとする。 - 特許庁

The two-level image writer (10) includes an illumination system for providing incident light beams on a first level so as to generate the image from digital data onto the photosensitive medium.例文帳に追加

感光媒体上へ、デジタル・データから画像を生成するための、第１レベルに入射光線を提供するための照明システムを含む２レベル画像ライター（１０）。 - 特許庁

To reduce hardware cost, improve bus and memory use efficiency and reduce power consumption in a multi-processor system having level-one and level-two caches different in line size.例文帳に追加

異なるラインサイズの１次及び２次キャッシュを備えるマルチプロセッサシステムにおいて、ハードウェアコストを低減し、且つバスとメモリの利用効率を向上させ、消費電力を低減する。 - 特許庁